[发明专利]一种IO驱动电路

权利要求书

1.一种IO驱动电路，其特征在于，所述IO驱动电路包括左端口驱动电路、右端口驱动电路、第一开关、第二开关；所述第一开关的一端连接所述左端口驱动电路，另一端连接所述右端口驱动电路，所述第二开关的一端连接所述左端口驱动电路，另一端连接所述右端口驱动电路；

所述左端口驱动电路包括第一逻辑控制器、第二逻辑控制器、第一通用数字逻辑驱动器、第二通用数字逻辑驱动器、第一高速低压差驱动器、第二高速低压差驱动器、第一驱动电流发生部、第二驱动电流发生部；所述第一逻辑控制器的输入端输入第一信号，所述第一逻辑控制器的第一输出端与所述第一通用数字逻辑驱动器的控制端连接，所述第一逻辑控制器的第二输出端与所述第一高速低压差驱动器的控制端连接，所述第二逻辑控制器的输入端输入第二信号，所述第二逻辑控制器的第一输出端与所述第二通用数字逻辑驱动器的控制端连接，所述第二逻辑控制器的第二输出端与所述第二高速低压差驱动器的控制端连接；所述第一通用数字逻辑驱动器的一端作为所述IO驱动电路的左端口，所述第一通用数字逻辑驱动器的另一端与所述第二通用数字逻辑驱动器的一端连接，所述第二通用数字逻辑驱动器的另一端接数字地；所述第一驱动电流发生部连接所述第一高速低压差驱动器的第一端，所述第一高速低压差驱动器的另一端连接所述第二高速低压差驱动器的一端，所述第二高速低压差驱动器的另一端通过所述第二驱动电流发生部接数字地。

2.根据权利要求1所述的一种IO驱动电路，其特征在于，所述右端口驱动电路包括第三逻辑控制器、第四逻辑控制器、第三通用数字逻辑驱动器、第四通用数字逻辑驱动器、第三高速低压差驱动器、第四高速低压差驱动器、第三驱动电流发生部、第四驱动电流发生部；所述第三逻辑控制器的输入端输入第三信号，所述第三逻辑控制器的第一输出端与所述第三通用数字逻辑驱动器的控制端连接，所述第三逻辑控制器的第二输出端与所述第三高速低压差驱动器的控制端连接，所述第四逻辑控制器的输入端输入第四信号，所述第四逻辑控制器的第一输出端与所述第四通用数字逻辑驱动器的控制端连接，所述第四逻辑控制器的第二输出端与所述第四高速低压差驱动器的控制端连接；所述第三通用数字逻辑驱动器的一端作为所述IO驱动电路的右端口，所述第三通用数字逻辑驱动器的另一端与所述第四通用数字逻辑驱动器的一端连接，所述第四通用数字逻辑驱动器的另一端接数字地；所述第三驱动电流发生部连接所述第三高速低压差驱动器的第一端，所述第三高速低压差驱动器的另一端连接所述第四高速低压差驱动器的一端，所述第四高速低压差驱动器的另一端通过所述第四驱动电流发生部接数字地。

3.根据权利要求2所述的一种IO驱动电路，其特征在于，所述第一驱动电流发生部与所述第一高速低压差驱动器连接的节点形成所述IO驱动电路的第一内部节点；所述第二高速低压差驱动器与所述第二驱动电流发生部连接的节点形成所述IO驱动电路的第二内部节点；所述第一通用数字逻辑驱动器与所述第二通用数字逻辑驱动器连接的节点和所述第一高速低压差驱动器与第二高速低压差驱动器连接的节点短接，形成所述IO驱动电路的第三内部节点；所述第三驱动电流发生部与所述第三高速低压差驱动器连接的节点形成所述IO驱动电路的第四内部节点；所述第四高速低压差驱动器与所述第四驱动电流发生部连接的节点形成所述IO驱动电路的第五内部节点；所述第三通用数字逻辑驱动器与所述第四通用数字逻辑驱动器连接的节点和所述第三高速低压差驱动器与第四高速低压差驱动器连接的节点短接，形成所述IO驱动电路的第六内部节点。

4.根据权利要求3所述的一种IO驱动电路，其特征在于，所述第一开关的一端连接所述第一内部节点，所述第一开关的另一端连接所述第四内部节点；所述第二开关的一端连接所述第二内部节点，所述第二开关的另一端连接所述第五内部节点。

5.根据权利要求4所述的一种IO驱动电路，其特征在于，所述第三内部节点通过负载电阻与所述第六内部节点连接。

6.根据权利要求5所述的一种IO驱动电路，其特征在于，将所述第一驱动电流发生部、第二驱动电流发生部、第三驱动电流发生部、第四驱动电流发生部分为两个相对独立的部分，通过所述第一开关、第二开关实现隔离。