[发明专利]比较器电路

权利要求书

1.一种用于比较器中用以在由时钟信号定义的一系列捕获操作中捕获第一比较器输入信号的幅值与第二比较器输入信号的幅值之间的差的比较器电路，包括：

偏置电流源，被配置成提供独立于所述时钟信号流动的偏置电流；

尾节点，被连接成接收所述偏置电流；

第一节点和第二节点，能够沿着相应的第一路径和第二路径导电地连接至所述尾节点；以及

开关电路，被配置成在每个捕获操作期间基于所述第一比较器输入信号和所述第二比较器输入信号来控制所述尾节点与所述第一节点之间以及所述尾节点与所述第二节点之间的连接，使得根据所述第一比较器输入信号的幅值与所述第二比较器输入信号的幅值之间的差将所述偏置电流在所述第一路径与所述第二路径之间进行划分，

其中：

所述开关电路包括第一晶体管和第二晶体管，所述第一晶体管的沟道形成所述第一路径的一部分，并且所述第二晶体管的沟道形成所述第二路径的一部分；

所述第一晶体管和所述第二晶体管的栅极端子或基极端子分别由所述第一比较器输入信号和所述第二比较器输入信号控制，使得所述尾节点与所述第一节点之间以及所述尾节点与所述第二节点之间的连接的导通由所述第一比较器输入信号的幅值和所述第二比较器输入信号的幅值控制；

所述开关电路还包括第三晶体管和第四晶体管，所述第三晶体管的沟道形成所述第一路径的一部分，并且所述第四晶体管的沟道形成所述第二路径的一部分；

所述第三晶体管和所述第四晶体管分别沿所述第一晶体管与所述第一节点之间以及所述第二晶体管与所述第二节点之间的相应路径设置；

所述第三晶体管和所述第四晶体管是非时钟控制晶体管，所述第三晶体管和所述第四晶体管的栅极端子或基极端子由也独立于所述时钟信号的栅极偏置信号或基极偏置信号控制；

所述比较器电路还包括：均具有缓冲器输入端子和缓冲器输出端子的第一增益级缓冲器和第二增益级缓冲器，其中：

所述缓冲器输入端子分别连接至所述第一节点和所述第二节点，以及

所述第一增益级缓冲器和所述第二增益级缓冲器能够操作成基于分别在它们各自的缓冲器输入端子处从相应的第一节点和第二节点接收的第一缓冲器输入信号和第二缓冲器输入信号，在它们各自的缓冲器输出端子处输出第一缓冲器输出信号和第二缓冲器输出信号；

所述比较器电路还包括第一可控电阻和第二可控电阻，其中：

所述第一可控电阻连接在所述第一节点与参考电压源之间，并且所述第二可控电阻连接在所述第二节点与参考电压源之间，以及

所述第一可控电阻和所述第二可控电阻被连接成分别由所述第一缓冲器输出信号和所述第二缓冲器输出信号控制，使得它们的电阻被所述第一缓冲器输出信号和所述第二缓冲器输出信号控制，以在每个捕获操作期间分别限制所述第一节点和所述第二节点处的电压电平变化。

2.根据权利要求1所述的比较器电路，其中：

所述偏置电流是非时钟控制、恒定或DC偏置电流；和/或

所述第三晶体管和所述第四晶体管的栅极偏置信号或基极偏置信号是非时钟控制、恒定或DC偏置信号。

3.根据权利要求1所述的比较器电路，其中，所述第三晶体管和所述第四晶体管的栅极偏置信号或所述基极偏置信号被配置成使所述第三晶体管和所述第四晶体管用作共源共栅晶体管。

4.根据权利要求1所述的比较器电路，其中，所述开关电路包括时钟控制的开关，所述时钟控制的开关能够操作成基于所述时钟信号在捕获操作之间将所述第一节点和所述第二节点连接至参考电压源，以便使这些节点处的电压电平达到预捕获状态。

5.根据权利要求4所述的比较器电路，其中，所述时钟控制的开关包括第五晶体管和第六晶体管，所述第五晶体管的沟道形成所述第一路径的一部分，并且所述第六晶体管的沟道形成所述第二路径的一部分，其中，所述第五晶体管连接在所述第一节点与所述参考电压源之间并且所述第六晶体管连接在所述第二节点与所述参考电压源之间。

6.根据权利要求4所述的比较器电路，包括连接在所述第一节点与参考电压源之间的第一电容和连接在所述第二节点与所述参考电压源之间的第二电容。