[发明专利]一种FPGA的高层次综合方法和装置

权利要求书

1.一种现场可编程门阵列FPGA的高层次综合方法，包括：

获取待执行的C/C++文件；

根据所述C/C++文件中包含的操作Vn之间的先后依赖关系，将所述操作Vn依序分成k个操作组G，使得每一个操作组Gj(Vm)中的操作相互独立，并且1≤k≤n，1≤j≤k，1≤m≤n，n≥1且为整数；

设定j初始值为1，设定划分方案Pmax为空，设定划分子方案Pj为空；其中所述划分方案Pmax是所述FPGA执行完所述操作Vn所用时间最短的划分方案；

当j≤k时，执行下述动作：根据操作时间表中存储的不同操作的占用时间，对操作组Gj(Vm)进行划分，生成一个划分子方案Pj；将所述划分子方案Pj添加进所述划分方案Pmax，j自增1，将划分子方案Pj设定为空；

根据所述划分方案Pmax，生成对应的网表。

2.如权利要求1所述的方法，其中，所述操作时间表中存储的不同操作的占用时间通过下述方法获得：

在预设的测试用例上，运行FPGA流程，计算出每一种操作的占用时间。

3.如权利要求1或2所述的方法，其中，所述根据操作时间表中存储的不同操作的占用时间，对所述操作组Gj(Vm)进行划分，生成一个划分子方案Pj，还包括：

根据操作时间表中存储的不同操作的占用时间，将所述操作组Gj(Vm)中的操作按其对应的占用时间从大到小排序，生成一个操作序列Q(Vq₁，…，Vq_i，…，Vq_m)，1≤i≤m；

设定一个时钟周期T，使得所述时钟周期T等于所述操作Vq₁的占用时间tq₁；

设定i初始值为1,设定当前待执行操作序列Q_c为空，设定所述划分子方案Pj为空，设定当前待执行时间t_c为0；

当i≤m时，执行下述动作：

计算操作Vq_i的占用时间tq_i与所述当前待执行时间t_c的时间和，

更新所述当前待执行时间t_c为所述时间和；

当所述当前待执行时间t_c小于或等于所述时钟周期T时,将所述操作Vq_i添加进所述当前待执行操作序列Q_c，i自增1，当im时，将所述当前待执行操作序列Q_c添加进所述划分子方案Pj，其中所述当前待执行操作序列Q_c将在所述时钟周期T内被执行；

当所述当前待执行时间t_c大于所述时钟周期T时，将所述当前待执行操作序列Q_c添加进所述划分子方案Pj，其中所述当前待执行操作序列Q_c将在所述时钟周期T内被执行，更新所述当前待执行操作序列Q_c为空，更新所述当前待执行时间t_c为0。

4.如权利要求1或2所述的方法，其中，所述划分方案Pmax是利用调度Scheduling工具生成。

5.一种现场可编程门阵列FPGA的高层次综合装置，包括：

获取单元，配置为获取待执行的C/C++文件；

生成划分方案单元，配置为根据所述C/C++文件中包含的操作Vn之间的先后依赖关系，将所述操作Vn依序分成k个操作组G，使得每一个操作组Gj(Vm)中的操作相互独立，并且1≤k≤n，1≤j≤k，1≤m≤n，n≥1且为整数；设定j初始值为1，设定划分方案Pmax为空，设定划分子方案Pj为空；其中所述划分方案Pmax是所述FPGA执行完所述操作Vn所用时间最短的划分方案；当j≤k时，执行下述动作：根据操作时间表中存储的不同操作的占用时间，对操作组Gj(Vm)进行划分，生成一个划分子方案Pj；将所述划分子方案Pj添加进所述划分方案Pmax，j自增1，将划分子方案Pj设定为空；

生成网表单元，配置为根据所述划分方案Pmax，生成对应的网表。