[发明专利]3D NAND存储器的阵列共源极的形成方法

说明书

一种3D NAND存储器的阵列共源极的形成方法，包括：提供衬底，所述衬底上形成有堆叠结构，所述堆叠结构中形成有暴露出衬底表面的栅极隔槽；在栅极隔槽的侧壁和底部表面上以及堆叠结构的表面上形成金属接触层；形成覆盖金属接触层的多晶硅层，所述多晶硅层填充满栅极隔槽；回刻蚀去除栅极隔槽中部分厚度的多晶硅层，以金属接触层作为刻蚀停止层；在回刻蚀后的多晶硅层上形成金属插塞。本发明的方法简化了阵列共源极的形成工艺。

技术领域

本发明涉及半导体制作领域，尤其涉及一种3D NAND存储器的阵列共源极的形成方法。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。

目前，3D NAND存储器其主要的组成部分可以包括阵列存储单元和外围电路，通过外围电路的控制实现对各存储单元中数据的存取操作，因此，在3D NAND存储器的制程中，各部分的电导率是一个不容忽视的重要环节。

其中，阵列共源极(Array Common Source，简称ACS)是一个重要的高导电性要求的结构，目前形成阵列共源极有多种方案，第一种方案中ACS通常使用钨(W)填充形成，虽然钨具有良好的导电性，但是在其形成过程中，由于会产生较大的应力，会造成各种工艺问题，例如晶片翘曲滑动、光刻变形、叠层错位等等，进而导致器件的性能下降。为此，第二种方案中采用多晶硅来替换钨，但是多晶硅的导电性要比钨低的多，即使是采用掺杂的多晶硅，其导电性也还是比钨低很多，制作成本也相对较高。

而第三种方案兼顾应力和阻值的问题，该方案是通过形成多晶硅和位于多晶硅上的金属插塞共同构成阵列共源极，但是这种方案形成阵列共源极的步骤较为复杂，增加了工艺成本。

发明内容

本发明所要解决的技术问题是怎样简化形成阵列共源极的步骤。

本发明提供了一种3D NAND存储器的阵列共源极的形成方法，包括：

提供衬底，所述衬底上形成有堆叠结构，所述堆叠结构中形成有暴露出衬底表面的栅极隔槽；

在栅极隔槽的侧壁和底部表面上以及堆叠结构的表面上形成金属接触层；

形成覆盖金属接触层的多晶硅层，所述多晶硅层填充满栅极隔槽；

回刻蚀去除栅极隔槽中部分厚度的多晶硅层，以金属接触层作为刻蚀停止层；

在回刻蚀后的多晶硅层上形成金属插塞。

可选的，所述金属接触层的材料为TiN或TaN。

可选的，回刻蚀去除栅极隔槽中部分厚度的多晶硅层时，所述多晶硅层相对于刻蚀停止层具有高的刻蚀选择比。

可选的，回刻蚀去除栅极隔槽中部分厚度的多晶硅层采用各向异性的等离子体刻蚀工艺。

可选的，所述各向异性的等离子刻蚀工艺采用的刻蚀气体为SF₆，刻蚀气体的流量为3sccm～150sccm，源功率为200W～2000W，偏置电压为10V～600V，腔室的压力为5mtorr～500mtorr。

可选的，在回刻蚀去除栅极隔槽中部分厚度的多晶硅层之后，形成金属插塞之前，在所述金属接触层上形成第二金属接触层。

可选的，所述堆叠结构为控制栅与隔离层交替层叠的堆叠结构。

可选的，所述栅极隔槽和控制栅的形成过程为：在所述衬底上形成牺牲层和隔离层交替层叠的原始堆叠结构；刻蚀所述原始堆叠结构，在原始堆叠结构中形成暴露出衬底表面的栅极隔槽；在形成栅极隔槽后，去除所述牺牲层，在去除牺牲层的位置形成控制栅。