[发明专利]数据存储装置

说明书

数据存储装置的控制器的多阶层中央处理单元设计。多阶层中央处理单元中，发送端具有多个指令队列，使多笔指令得以队列于其中，实时传送给接收端。各指令队列负责特定属性的指令的队列。

技术领域

本案有关于数据存储装置的控制器架构。

背景技术

非挥发式存储器有多种形式─例如，闪存(flash memory)、磁阻式随机存取存储器(Magnetoresistive RAM)、铁电随机存取存储器(Ferroelectric RAM)、电阻式随机存取存储器(Resistive RAM)、自旋转移力矩随机存取存储器(Spin Transfer Torque-RAM，STT-RAM)…等，用于长时间数据保存，可做为存储媒体实现一数据存储装置。

一数据存储装置是以一控制器控制一非挥发式存储器。该控制器的设计为本技术领域一项重要课题。

发明内容

本案一种实施方式以多阶层架构设计一中央处理单元(central processingunit)，使之应用于一数据存储装置的一控制器。关于该中央处理单元中不同阶层之间的指令传送，本案令发送端具有多个指令队列(command queues)，使多笔指令得以队列于其中，实时传送给接收端。一种实施方式中，一第一指令队列存有一第一指令，一第二指令则由一第二指令队列存储；第二指令的队列不受第一指令延滞。接收端收到该第一指令后会回复发送端一确收反馈。由于发送端早已在该第二指令队列备妥该第二指令，一旦获得该第一指令的该确收反馈，即可自该第二指令队列将该第二指令传送至接收端。

一种实施方式中，接收端有多个存储器。发送端所提供的该等指令队列分别对应该等存储器。一种实施方式中，对应一第一存储器的一第一指令队列存有以该第一存储器为目的地的一第一指令，以一第二存储器为目的地的一第二指令则由对应该第二存储器的一第二指令队列存储；第二指令的队列不受第一指令延滞。该第一指令存入该第一存储器后，一确收反馈回传发送端。由于发送端早已在该第二指令队列备妥该第二指令，一旦获得该第一指令的该确收反馈，即可自该第二指令队列将该第二指令传送至该第二存储器。

一种实施方式中，接收端为多核设计，具有多个处理器，各自对应有存储器。一第一指令队列对应一第一处理器，用于暂存以该第一处理器中的一第一存储器为目的地的指令。一第二指令队列对应一第二处理器，用于暂存以该第二处理器中的一第二存储器为目的地的指令。一种实施方式中，以该第一存储器为目的地的一第一指令是填入该第一指令队列，以该第二存储器为目的地的一第二指令是填入该第二指令队列；第二指令的队列不受第一指令延滞。该第一指令存入该第一处理器上的该第一存储器后，一确收反馈回传发送端。由于发送端早已在该第二指令队列备妥该第二指令，一旦获得该第一指令的该确收反馈，即可自该第二指令队列将该第二指令传送至该第二处理器上的该第二存储器。

一种实施方式中，多个指令队列是采轮询(round robin)方式轮流使用发送端与接收端之间的传输接口。

一种实施方式中，各指令队列采先入先出(FIFO)存储结构，更显著增强指令队列能力。

下文特举实施例，并配合所附图示，详细说明本发明内容。

附图说明

图1图解根据本案一种实施方式实现的一数据存储装置100；

图2图解根据本案一种实施方式所实现的一中央处理单元200；

图3图解根据本案一种实施方式所实现的一中央处理单元300，其中包括多核的后端(BE)；

图4为根据本案一种实施方式所实现的处理系统400，其中指令控制器404采用轮询(round robin)技术；以及

图5根据本案一种实施方式图解分别包括先入先出(FIFO)缓冲器502_1、502_2、502_3以及502_4的指令队列504_1、504_2、504_3以及504_4。