[发明专利]融合非易失多值存储与逻辑运算功能的动态可控器件单元在审
申请号: | 201910049564.7 | 申请日: | 2019-01-18 |
公开(公告)号: | CN109542839A | 公开(公告)日: | 2019-03-29 |
发明(设计)人: | 任天令;李宇星;梁仁荣;赵瑞婷;刘厚方;王方伟;熊本宽;杨轶 | 申请(专利权)人: | 清华大学 |
主分类号: | G06F15/78 | 分类号: | G06F15/78;G11C11/22;G11C5/12;G11C5/14 |
代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 张润 |
地址: | 10008*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失 可变性 栅极控制 主晶体管 阻抗 多值存储 控制晶体管 存储单元 单元整体 可控器件 运算单元 运算功能 输入端 与逻辑 传统芯片 计算过程 有效解决 阻抗并联 阈值电压 融合 分立 控时 漏极 源极 搬运 串联 架构 芯片 | ||
1.一种融合非易失多值存储与逻辑运算功能的动态可控器件单元,其特征在于,包括:
主晶体管,所述主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗,所述两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端;
控制晶体管,所述控制晶体管的源极和漏极与所述两端非易失多值可变性阻抗并联;以及
所述两端非易失多值可变性阻抗,用于当其维持在不同阻抗值时,通过所述单元整体栅极控制输入端对所述主晶体管进行栅控时的阈值电压不同,进而实现多值存储的功能。
2.根据权利要求1所述的融合非易失多值存储与逻辑运算功能的动态可控器件单元,其特征在于,所述主晶体管和所述控制晶体管为空穴型或者电子型的金属氧化物半导体场效应晶体管、无结型晶体管、薄膜晶体管、二维材料晶体管、纳米线晶体管、鳍型场效应晶体管或栅极环绕型场效应晶体管。
3.根据权利要求1所述的融合非易失多值存储与逻辑运算功能的动态可控器件单元,其特征在于,所述非易失性多值可变阻抗为铁电电容、磁性隧道结或忆阻器件,其中所述忆阻器件为阻变存储器、相变存储器或导电桥式存储器。
4.根据权利要求1所述的融合非易失多值存储与逻辑运算功能的动态可控器件单元,其特征在于,所述非易失多值可变性阻抗与所述主晶体管分立实现或直接集成在所述主晶体管的栅极上。
5.根据权利要求1所述的融合非易失多值存储与逻辑运算功能的动态可控器件单元,其特征在于,其中,
当所述控制晶体管在栅极控制端控制下为关闭阻断状态时,所述单元整体等效为由所述单元整体栅极控制端为输入,所述主晶体管的源极连接参考电压,所述主晶体管的漏极作为输出的阈值电压可变的非易失性多值存储器;
当所述控制晶体管在所述栅极控制端控制下为开启导通状态时,由于所述非易失多值可变性阻抗与所述控制晶体管并联,其对所述主晶体管的栅极影响被导通状态的所述控制晶体管屏蔽,所述单元整体可等效为由所述单元整体栅极控制端为栅极输入,所述主晶体管的源极作为漏极输入,所述主晶体管的漏极作为漏极输出的用于逻辑运算的晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910049564.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种支持多比特流下载的FPGA及其系统
- 下一篇:一种SoC系统