[发明专利]移位寄存器单元、栅极驱动电路、显示装置及驱动方法

说明书

一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。该移位寄存器单元包括第一子单元和防漏电电路，第一子单元包括第一输入电路和第一输出电路。第一输入电路被配置为响应于第一输入信号对第一节点的电平进行控制，第一输出电路被配置为在第一节点的电平的控制下在输出端提供输出信号，防漏电电路和第一节点以及第一电压端连接，且被配置为在第一节点的电平的控制下对防漏电节点的电平进行控制，使得防漏电节点和第一电压端之间形成导电路径，且使得连接于第一节点和防漏电节点之间的电路截止。该移位寄存器单元可以避免第一节点发生漏电，同时还可以简化电路结构，从而减小采用该移位寄存器单元的显示装置的边框尺寸。

技术领域

本公开的实施例涉及一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。

背景技术

在显示领域特别是OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板中，栅极驱动电路目前一般集成在栅极驱动芯片(GATE IC)中。集成电路(IC)设计中，芯片的面积是影响芯片成本的主要因素，如何有效地降低芯片面积是技术开发人员需要着重考虑的。

发明内容

本公开至少一实施例提供一种移位寄存器单元，包括第一子单元和防漏电电路，所述第一子单元包括第一输入电路和第一输出电路。所述第一输入电路被配置为响应于第一输入信号对第一节点的电平进行控制，所述第一输出电路被配置为在所述第一节点的电平的控制下在输出端提供输出信号，所述防漏电电路和所述第一节点以及第一电压端连接，且被配置为在所述第一节点的电平的控制下对防漏电节点的电平进行控制，使得所述防漏电节点和所述第一电压端之间形成导电路径，且使得连接于所述第一节点和所述防漏电节点之间的电路截止。

例如，在本公开一实施例提供的移位寄存器单元中，所述防漏电电路包括第一防漏电子电路和第二防漏电子电路。所述第一防漏电子电路和所述第一节点以及所述防漏电节点连接，且被配置为在所述第一节点的电平的控制下对所述防漏电节点的电平进行控制；所述第二防漏电子电路和所述防漏电节点以及所述第一电压端连接，所述第二防漏电子电路被配置为在所述防漏电节点的电平或所述第一节点的电平的控制下，使得所述防漏电节点和所述第一电压端之间形成导电路径。

例如，在本公开一实施例提供的移位寄存器单元中，所述第一防漏电子电路包括第一防漏电晶体管，所述第二防漏电子电路包括第二防漏电晶体管；所述第一防漏电晶体管的栅极和所述第一节点连接，所述第一防漏电晶体管的第一极被配置为接收第二电压，所述第一防漏电晶体管的第二极和所述防漏电节点连接；所述第二防漏电晶体管的栅极以及第一极被配置为和所述防漏电节点连接，所述第二防漏电晶体管的第二极被配置为和所述第一电压端连接以接收所述第一电压。

例如，在本公开一实施例提供的移位寄存器单元中，所述第一防漏电子电路包括第一防漏电晶体管，所述第二防漏电子电路包括第三防漏电晶体管；所述第一防漏电晶体管的栅极和所述第一节点连接，所述第一防漏电晶体管的第一极被配置为接收第二电压，所述第一防漏电晶体管的第二极和所述防漏电节点连接；所述第三防漏电晶体管的栅极和所述第一节点连接，所述第三防漏电晶体管的第一极和所述防漏电节点连接，所述第三防漏电晶体管的第二极被配置为和所述第一电压端连接以接收所述第一电压。

例如，本公开一实施例提供的移位寄存器单元还包括消隐输入子单元，所述消隐输入子单元和所述第一节点连接，且被配置为接收选择控制信号并对所述第一节点的电平进行控制。

例如，在本公开一实施例提供的移位寄存器单元中，所述消隐输入子单元包括选择控制电路、第三输入电路和第一传输电路；所述选择控制电路被配置为响应于所述选择控制信号利用第二输入信号对第三节点的电平进行控制，并保持所述第三节点的电平；所述第三输入电路被配置为在所述第三节点的电平的控制下将第一时钟信号传输至第四节点；所述第一传输电路和所述第一节点、所述第四节点以及所述防漏电节点电连接，且被配置为响应于所述第一时钟信号对所述第一节点的电平以及所述防漏电节点的电平进行控制。