[发明专利]一种管理寄存器文件单元的方法

说明书

本发明提供了一种管理寄存器文件单元的方法。寄存器文件单元由单端口存储器构成，单端口存储器是用于提供与线程关联的操作数的寄存器，所述方法包括：为多个线程分配关联的寄存器，并将所分配的寄存器组织为多个寄存器组；将与每个线程关联的寄存器均匀分布在多个寄存器组内并且多个寄存器组的同一位置存储不同线程的关联的数据；对于寄存器的读写操作，通过调度多个线程关联的操作数的排列方式，使得寄存器文件单元的多个寄存器组在同一时钟周期仅有一个读操作或仅有一个写操作。利用本发明的方法能够使用单端口存储模拟多端口存储器的功能，从而降低寄存器文件单元的设计成本并提高访存性能。

技术领域

本发明涉及处理器设计领域，尤其涉及一种管理寄存器文件单元的方法。

背景技术

寄存器文件单元(Register File)又称寄存器堆，是CPU或GPU等处理器中由多个寄存器组成的阵列，可由触发器或静态随机存取存储器(SRAM)实现。

通用计算图形处理器(General-Purpose Graphic Processing Unit，GPGPU)是一种大规模并行处理器，已成功应用于具有显著线程并行性的高性能计算领域，每个时钟周期能够同时处理多个线程。在这种并行处理中，每个线程独立处理不同的数据集，这些数据及中间运算结果均需要暂存到片上寄存器文件单元。由于支持的线程数较多并且每个线程需要的寄存器数量也较多，GPGPU采用静态随机存取存储器(SRAM)而非触发器来实现寄存器文件单元以减小面积与降低功耗。这种SRAM具有专门的读端口与写端口，可以多路并发访问不同的寄存器。

GPGPU通过执行程序指令来实现特定的功能，以标量指令而言，其最多读取三个源操作数进行计算并写回一个目的操作数，例如，乘累加指令，因此SRAM需要三个读端口和一个写端口，但三读一写的SRAM需要专门的定制设计，费时且昂贵。

由于标量访存指令每次访存仅能读取一个32位数据，为提高访存效率，提出一种一次访存操作读取四个32位数据的向量访存指令，在这种方式下，如果需单周期完成写回操作，则四个32位数据需SRAM包含四个写端口，加上上文所述的三个读端口，总计需要三个读端口与四个写端口。这种多端口的SRAM设计，其实现成本与复杂度将难以承受，而如果采用多个周期完成写回操作的方式，则会带来性能的损失。

因此，需要对现有技术进行改进，以利用单端口存储器模拟多端口存储器，从而降低寄存器文件单元的设计成本并提高访存性能。

发明内容

本发明的目的在于克服上述现有技术的缺陷，提供一种管理寄存器文件单元的方法。

根据本发明的第一方面，提供了一种管理寄存器文件单元的方法，所述寄存器文件单元由单端口存储器构成，所述单端口存储器是用于提供与线程关联的操作数的寄存器，所述方法包括以下步骤：

步骤1：为多个线程分配关联的寄存器，并将所分配的寄存器组织为多个寄存器组，其中，所述寄存器组的数量等于所述多个线程的线程数量；

步骤2：将与每个线程关联的寄存器均匀分布在所述多个寄存器组内并且所述多个寄存器组的同一位置存储不同线程的关联的数据；

步骤3：对于寄存器的读写操作，通过调度所述多个线程关联的操作数的排列方式，使得所述寄存器文件单元的多个寄存器组在同一时钟周期仅有一个读操作或仅有一个写操作。

在一个实施例中，在步骤3中，对于读操作，从所述多个寄存器组读取与所述多个线程关联的操作数并将每个线程关联的操作数调度为分别排列成对应的一组以分发执行。

在一个实施例中，在步骤3中，对于写操作，将与所述多个线程的每个线程关联的操作数均匀分布在所述多个寄存器组内并且将每个线程关联的操作数放在所述多个寄存器组的对应位置。

根据本发明的第二方面，提供了一种寄存器文件单元。该寄存器文件单元包括：