[发明专利]基于检测传感器数据的阻抗补偿

权利要求书

1.一种存储器装置，包括：

由所述存储器装置可选择性地写入阻抗校准更新标志的寄存器，所述阻抗校准更新标志用于向存储器控制器指示阻抗校准更新在所述存储器装置就绪；以及

用于当被耦合到所述存储器控制器时从所述存储器控制器接收命令的I/O（输入/输出）硬件，所述命令包含响应于由所述存储器控制器检测到所述阻抗校准更新标志被设置而用来在所述存储器装置中设置新的校准设置的阻抗校准锁存信号（ZQCAL LATCH）。

2.如权利要求1所述的存储器装置，其中所述I/O硬件用于周期性地从所述存储器控制器接收轮询请求以检查所述阻抗校准更新标志。

3.如权利要求1所述的存储器装置，其中所述寄存器包括模式寄存器，以及所述I/O硬件用于周期性地接收用于读取所述模式寄存器的命令以检查所述阻抗校准更新标志。

4. 如权利要求1所述的存储器装置，其中所述I/O硬件用于在先接收阻抗校准开始信号（ZQCAL START）的情况下，接收所述阻抗校准锁存信号。

5.如权利要求1所述的存储器装置，其中所述存储器装置用于计算先前的阻抗校准设置和更新的校准设置之间的比较，以及当所述更新的校准设置与所述先前的阻抗校准设置相差多于阈值量时，仅设置所述阻抗校准更新标志。

6.如权利要求1所述的存储器装置，其中所述新的校准设置包括驱动器阻抗设置。

7.如权利要求1所述的存储器装置，其中所述新的校准设置包括管芯上终端（ODT）设置。

8.如权利要求1所述的存储器装置，还包括用于检测所述存储器装置的性能状况中的改变的管芯上传感器，其中所述存储器装置用于基于用所述管芯上传感器检测到所述改变而设置所述阻抗校准。

9.如权利要求1所述的存储器装置，其中所述存储器装置包括与低功率双倍数据率（LPDDR）标准兼容的动态随机存取存储器（DRAM）装置。

10. 一种存储器控制器，包括：

耦合到存储器装置的I/O（输入/输出）硬件，所述I/O硬件用于从所述存储器装置读取阻抗校准更新标志，所述阻抗校准更新标志用来指示阻抗校准更新在所述存储器装置就绪；以及

调度器，用于响应于检测到所述阻抗校准更新标志代替固定调度上的阻抗校准信号而被设置，来调度阻抗校准锁存信号（ZQCAL LATCH）；

其中所述I/O硬件用于将所述阻抗校准锁存信号发送到所述存储器装置以在所述存储器装置中设置新的校准设置。

11.如权利要求10所述的存储器控制器，其中所述I/O硬件用于周期性地将轮询请求发送到所述存储器装置以检查所述阻抗校准更新标志。

12.如权利要求10所述的存储器控制器，其中所述存储器装置包含模式寄存器，以及所述I/O硬件用于周期性地发送用于读取所述模式寄存器的命令以检查所述阻抗校准更新标志。

13. 如权利要求10所述的存储器控制器，其中所述I/O硬件用于在没有先发送阻抗校准开始信号（ZQCAL START）的情况下发送所述阻抗校准锁存信号。

14.如权利要求10所述的存储器控制器，其中所述存储器装置用于计算先前的阻抗校准设置和更新的校准设置之间的比较，以及当所述更新的校准设置与所述先前的阻抗校准设置相差多于阈值量时，仅设置所述阻抗校准更新标志。

15.如权利要求10所述的存储器控制器，其中所述新的校准设置包括驱动器阻抗设置。

16.如权利要求10所述的存储器控制器，其中所述新的校准设置包括管芯上终端（ODT）设置。