[发明专利]一种像素驱动电路及其驱动方法

说明书

本发明提供一种像素驱动电路，包括子像素、薄膜晶体管、与薄膜晶体管电性连接的多行扫描线和多列数据线；子像素与薄膜晶体管的漏极电性连接；像素驱动电路还包括与扫描线电性连接的扫描驱动器以及与数据线电性连接的数据驱动器，其中，扫描驱动器为扫描线提供第一拉低电位和第二拉低电位，第一拉低电位低于薄膜晶体管的关断电位，第二拉低电位低于第一拉低电位。在扫描线的电位由高电位VGH往低电位关断时，将扫描线的目标电位先行设置为较低的电位，即第二拉低电位VGL2，从而降低扫描信号关断时间。

技术领域

本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法。

背景技术

目前多数液晶显示面板均采用逐行扫描的方式实现画面刷新，像素驱动电路中，在栅极信号下拉阶段，需在数据线的数据信号跳变前将栅极信号下拉至关断所需电位。

然而，随着显示面板分辨率的提高，特别是大尺寸高分辨率产品中，由于栅极信号电压下降时间较长，容易导致发生误充电，影响显示品质。

发明内容

本发明提供一种像素驱动电路，以解决由于栅极信号电压下降时间较长，容易导致发生误充电的技术问题。

为解决上述问题，本发明提供的技术方案如下：

一种像素驱动电路，包括：

呈阵列分布的多个子像素；

与所述子像素一一对应的薄膜晶体管，所述薄膜晶体管的漏极与所述子像素电性连接；

多行扫描线，所述扫描线与所述薄膜晶体管的栅极电性连接；

多列数据线，所述数据线与所述薄膜晶体管的源极电性连接；

与所述扫描线电性连接的扫描驱动器；

与所述数据线电性连接的数据驱动器；

其中，所述扫描驱动器为所述扫描线提供第一拉低电位和第二拉低电位，所述第一拉低电位低于所述薄膜晶体管的关断电位，所述第二拉低电位低于所述第一拉低电位。

进一步的，在第i行扫描线处于下拉阶段时，将与第i行扫描线连接的栅极的下拉目标电位设置为所述第二拉低电位，i为大于或等于1的正整数。

进一步的，在与第i行扫描线连接的栅极的电位下拉至对应的所述薄膜晶体管关断后，将与第i行扫描线连接的栅极的目标电位设置为所述第一拉低电位。

进一步的，在下一帧第i行扫描线重新启动前，将与第i行扫描线连接的栅极的电位调整至所述第一拉低电位。

进一步的，所述第一拉低电位为-4～-10伏特。

进一步的，所述第二拉低电位为-10.1～-20伏特。

本发明还提供一种像素驱动方法，用于驱动多行扫描线，在第i行扫描线处于下拉阶段时，扫描驱动器将第i行扫描线的下拉目标电位设置为第二拉低电位，在第i行扫描线所连接的栅极的电位下拉至对应的薄膜晶体管关断后，将与第i行扫描线连接的栅极的目标电位设置为第一拉低电位；其中,i为大于或等于1的正整数，所述第一拉低电位低于所述薄膜晶体管的关断电位，所述第二拉低电位低于所述第一拉低电位。

进一步的，将与第i行扫描线连接的栅极的电位调整至所述第一拉低电位。

进一步的，所述第一拉低电位为-4～-10伏特。

进一步的，所述第二拉低电位为-10.1～-20伏特。