[发明专利]一种DSP小端模式下的高速维特比译码方法及其接收机

说明书

本发明公开了一种高速维特比译码方法及其接收机。该高速维特比译码方法根据DSP处理器的系统构架和指令特点对维特比解码方法进行了高度的优化，利用C66x系列DSP核的内置函数直接指定每一步操作所使用的汇编指令，并综合考虑了DSP的资源限制。与现有的DSP维特比译码技术相比较，本发明实现了较大的性能提升。

技术领域

本发明涉及一种维特比译码方法，尤其涉及一种在DSP小端模式下运行的高速维特比译码方法，同时涉及采用该高速维特比译码方法的接收机，属于无线通信技术领域。

背景技术

在无线通信系统中，由于信道传输特性不理想以及噪声的存在，会导致接收端出现接收信号的错误，因此用于纠错的信道编码是极为重要的技术环节。所谓信道编码，是在发送端对原数据添加和原数据相关的冗余信息，再在接收端根据这种相关性来检测和纠正传输过程产生的差错。

卷积码是一种在无线通信系统中广泛使用的信道编码技术，20世纪70年代就应用在深空和卫星通信中。其中，(3，1，7)型卷积码由于在误码性能和译码复杂度上取得了较好的折衷，许多通信系统都采用了该型卷积码，例如LTE系统等。维特比(Viterbi)译码是卷积码的最优译码算法，在实际中得到了广泛的应用。

维特比译码包括计算路径回溯和路径度量两部分。针对路径回溯问题，在专利号为ZL 200910008300.3的中国发明专利中，华为公司提出了一种增强译码方法，用于降低在DSP里实现增强VITERBI译码算法路径回溯过程中的运算量。该增强译码方法包括如下步骤：获取从不可靠节点开始的、并且回溯长度与预定回溯长度相等的回溯路径；将所述回溯路径转换为对应的译码结果；用所述译码结果替换最大似然译码序列中与所述回溯路径对应位置的译码结果；输出替换过译码结果的译码序列。

路径度量的计算需要通过加-比-选操作来完成。通常情况下，其计算量远大于路径回溯。在申请号为US19950558745的美国专利中，提出了一种专门针对维特比译码优化的DSP设备，其主要思路是设计专用的硬件结构来提高维特比译码的速度。由于使用了专用硬件，所以无法将其应用到通用型DSP上。在申请号为US20020243567的美国专利中，提出了一种改进型DSP译码方法。其主要思路是利用专用指令如vmshl、vitsel、vitadd、vitmax、vitmin来提高译码的速度。但是，许多通用型DSP上并不提供这些专用指令，因而无法使用该方法。

为了在通用型处理器上提高译码的速度，有人在x86系列处理器上将译码中的部分计算预先离线完成，用存储资源来换取译码速度的提高(参见Phil Karn and MatthiasP.Braendli，the KA9Q's FEC library.[Online].Available:https://github.com/Opendigitalradio/ka9q-fec，Feb.2012)。但是，该方法仅仅针对x86系列处理器实现了优化。在嵌入式系统中，DSP的使用更为广泛。DSP与x86系列处理器在结构上有较大的差异。在DSP上进行维特比译码，需要根据DSP的系统架构和指令特点优化相关的算法。

发明内容

本发明所要解决的首要技术问题在于提供一种DSP小端模式下的高速维特比译码方法。

本发明所要解决的另一技术问题在于提供一种采用上述高速维特比译码方法的接收机。

为了实现上述目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种高速维特比译码方法，基于C66x系列DSP核实现，其中利用C66x系列DSP核的内置函数直接指定每一步操作所使用的汇编指令。

其中较优地，所述高速维特比译码方法在C66x系列DSP核的小端模式下运行。