[发明专利]一种故障检测方法和装置

说明书

本发明实施例公开了一种故障检测方法和装置。故障检测方法包括：对待测器件中多个通道组内的多条通道输入码流进行检测，记录每个通道组内多条通道的输出码流与输入码流的差异次数，输入同一通道组内多条通道的码流相同；当记录的通道组的差异次数符合异常条件时，将该通道组确定为异常通道组。本发明实施例解决了现有器件出现异常状态时，由于器件的硬件配置方式和通道数量非常多，而导致难以定位异常位置的问题。

技术领域

本申请涉及但不限于计算机技术领域，尤指一种故障检测方法和装置。

背景技术

随着计算机技术的高速发展，应用处理器(Application Processor，简称为：AP)、现场可编程逻辑门阵列(Field Programmable Gate Array，简称为：FPGA)等核心处理器件，得到了广泛的应用。

AP、FPGA等器件的功能强大，引脚数以千计，通过多输出通道进行数据控制和传输。一旦这些器件出现异常状态，例如时序错位、信号失真等，往往难以定位异常位置。若通过人为测试定位器件异常位置，由于通道数量非常多，导致测试工作量过大，很难人为对每个输出引脚单独一一排除；另外，人为测试要求探针与器件引脚连接，器件封装多为球状引脚栅格阵列封装(Ball Grid Array，简称为：BGA)，印制电路板(Printed Circuit Board，简称为：PCB)布局紧凑，并且多数引线位于电路板内层，没有配置外接测试线点或测试点，基于器件的上述封装方式(BGA)、PCB布局和引线设置方式，难以接入探针实现测试。因此，上述器件出现异常时人为测试定位异常位置的可实施性非常差。

发明内容

为了解决上述技术问题，本发明实施例提供了一种故障检测方法和装置，以解决现有器件出现异常状态时，由于器件的硬件配置方式和通道数量非常多，而导致难以定位异常位置的问题。

本发明实施例提供一种故障检测方法，包括：

对待测器件中多个通道组内的多条通道输入码流进行检测，记录每个通道组内多条通道的输出码流与输入码流的差异次数；其中，输入同一通道组内多条通道的码流相同；

当记录的通道组的差异次数符合异常条件时，将所述通道组确定为异常通道组。

可选地，如上所述的故障检测方法中，还包括：

记录所述通道组被确定为异常通道组的异常时间位置。

可选地，如上所述的故障检测方法中，所述通道组中包括N条通道，所述记录每个所述通道组内多条通道的输出码流与输入码流的差异次数，包括：

采用位宽为(N+k)的第一寄存器的高k位记录每个所述通道组中N条通道的输出码流与所述输入码流的差异次数；其中，所述低N位用于暂存所述N条通道的输出码流。

可选地，如上所述的故障检测方法中，所述当记录的通道组的差异次数符合异常条件时，将所述通道组确定为异常通道组，包括：

当所述第一寄存器的高k位记录的差异次数等于差异阈值2^k-1时，将所述通道组确定为异常通道组。

可选地，如上所述的故障检测方法中，所述记录所述通道组被确定为异常通道组的异常时间位置，包括：

采用第二寄存器的时钟计数值记录所述通道组的异常时间位置，其中，所记录的异常时间位置为所述通道组的差异次数等于所述差异阈值2^k-1时所述第二寄存器的时钟计数值与时钟周期的乘积。

可选地，如上所述的故障检测方法中，所述待测器件中包括M个通道组，所述对待测器件中多个通道组内的多条通道输入码流进行检测，记录所述通道组内多条通道的输出码流与输入码流的差异次数，包括：

同时对所述待测器件中M个通道组输入码流进行检测，并采用M个第一寄存器一一对应的记录所述M个通道组的差异次数；或者，