[发明专利]一种Notch显示屏的GIP驱动电路及Notch显示屏

权利要求书

1.一种Notch显示屏的GIP驱动电路，其特征在于，包括开关管T1、T2、T3、T4、T5、T6、T7及电容C1、C2；

所述开关管T1的控制端连接于扫描信号Gn的上级扫描信号Gn-1，源端连接于电压信号Vfwd，漏端连接于开关管T2的控制端及T4的控制端，所述开关管T1在t1阶段时打开，在t2阶段时关闭；

所述开关管T2的源端通过电容C1连接于第一时钟信号，漏端连接于电压信号Vss，所述开关管T2在t1阶段及t2阶段时打开，在t3阶段、t4阶段及t5阶段时关闭；

所述开关管T3的控制端通过电容C1连接于第一时钟信号，源端连接于开关管T1的漏端，漏端连接于电压信号Vss，所述开关管T3在t4阶段时打开，在t1阶段、t2阶段、t3阶段及t5阶段时关闭；

所述开关管T4的源端连接于第一始终信号，漏端连接于开关管T5的源端及T6的源端，所述开关管T4在t1阶段及t2阶段时打开，在t3阶段、t4阶段及t5阶段时关闭；

所述开关管T5的控制端通过电容C1连接于第一时钟信号，漏端连接于电压信号Vss，所述开关管T5在t4阶段时打开，在t1阶段、t2阶段、t3阶段及t5阶段时关闭；

所述开关管T6的控制端连接于第二始终信号，漏端连接于电压信号Vss，所述开关管T5在在t1阶段、t3阶段、t4阶段及t5阶段时打开，在t2阶段时关闭；

所述开关管T7的控制端连接于扫描信号Gn的下级扫描信号Gn+1，源端连接于电压信号Vbwd，所述开关管T7在T3阶段时打开；

所述电容C2的一端连接于开关管T4的控制端，另一端连接于T4的漏端。

2.根据权利要求1所述Notch显示屏的GIP驱动电路，其特征在于，所述开关管T1、T2、T3、T4、T5、T6、T7均为薄膜晶体管。

3.根据权利要求1所述Notch显示屏的GIP驱动电路，其特征在于，所述第一时钟信号在t1阶段、t3阶段及t5阶段处于低电位，在t2阶段及t4阶段处于高电位；

所述第二时钟信号在t1阶段、t3阶段及t5阶段处于高电位，在t2阶段及t4阶段处于低电位；

所述扫描信号Gn在t2阶段时处于高电位，在在t1阶段、t3阶段、t4阶段及t5阶段处于低电位。

4.一种Notch显示屏，其特征在于，包括GIP驱动电路，所述GIP驱动电路包括开关管T1、T2、T3、T4、T5、T6、T7及电容C1、C2；

所述开关管T1的控制端连接于扫描信号Gn的上级扫描信号Gn-1，源端连接于电压信号Vfwd，漏端连接于开关管T2的控制端及T4的控制端，所述开关管T1在t1阶段时打开，在t2阶段时关闭；

所述开关管T2的源端通过电容C1连接于第一时钟信号，漏端连接于电压信号Vss，所述开关管T2在t1阶段及t2阶段时打开，在t3阶段、t4阶段及t5阶段时关闭；

所述开关管T3的控制端通过电容C1连接于第一时钟信号，源端连接于开关管T1的漏端，漏端连接于电压信号Vss，所述开关管T3在t4阶段时打开，在t1阶段、t2阶段、t3阶段及t5阶段时关闭；

所述开关管T4的源端连接于第一始终信号，漏端连接于开关管T5的源端及T6的源端，所述开关管T4在t1阶段及t2阶段时打开，在t3阶段、t4阶段及t5阶段时关闭；

所述开关管T5的控制端通过电容C1连接于第一时钟信号，漏端连接于电压信号Vss，所述开关管T5在t4阶段时打开，在t1阶段、t2阶段、t3阶段及t5阶段时关闭；

所述开关管T6的控制端连接于第二始终信号，漏端连接于电压信号Vss，所述开关管T5在在t1阶段、t3阶段、t4阶段及t5阶段时打开，在t2阶段时关闭；

所述开关管T7的控制端连接于扫描信号Gn的下级扫描信号Gn+1，源端连接于电压信号Vbwd，所述开关管T7在T3阶段时打开；

所述电容C2的一端连接于开关管T4的控制端，另一端连接于T4的漏端。

5.根据权利要求4所述Notch显示屏，其特征在于，所述开关管T1、T2、T3、T4、T5、T6、T7均为薄膜晶体管。

6.根据权利要求4所述Notch显示屏，其特征在于，所述第一时钟信号在t1阶段、t3阶段及t5阶段处于低电位，在t2阶段及t4阶段处于高电位；

所述第二时钟信号在t1阶段、t3阶段及t5阶段处于高电位，在t2阶段及t4阶段处于低电位；

所述扫描信号Gn在t2阶段时处于高电位，在在t1阶段、t3阶段、t4阶段及t5阶段处于低电位。