[发明专利]多级连半导体结构及其形成方法有效
申请号: | 201910060003.7 | 申请日: | 2019-01-22 |
公开(公告)号: | CN109768088B | 公开(公告)日: | 2022-02-15 |
发明(设计)人: | 刘张李 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L29/08;H01L21/336 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多级 半导体 结构 及其 形成 方法 | ||
1.一种多级连半导体结构,其特征在于,所述多级连半导体结构包括半导体衬底和位于所述半导体衬底上的多级连栅极,所述多级连栅极包括两个以上栅极,位于相邻所述栅极之间的所述半导体衬底进行第一掺杂形成了第一掺杂区,位于所述栅极下方的所述半导体衬底进行第二掺杂形成了第二掺杂区,所述第一掺杂区和所述第二掺杂区在所述半导体衬底中交替排布,且相邻两个第二掺杂区均与位于所述相邻两个第二掺杂区之间的第一掺杂区相连接,位于所述多级连栅极两侧的所述半导体衬底进行第一掺杂形成了源/漏区,其中所述源/漏区的厚度大于所述第一掺杂区的厚度。
2.根据权利要求1所述多级连半导体结构,其特征在于,所述源/漏区的厚度大于所述第一掺杂区的厚度的两倍。
3.根据权利要求1或2所述多级连半导体结构,其特征在于,所述源/漏区的厚度范围为1000nm~1500nm。
4.根据权利要求1或2所述多级连半导体结构,其特征在于,所述半导体衬底位于埋氧层之上。
5.根据权利要求1或2所述多级连半导体结构,其特征在于,所述半导体衬底的材料包括硅或锗。
6.一种多级连半导体结构的形成方法,其特征在于,所述多级连半导体结构的形成方法包括:
提供一半导体衬底,在所述半导体衬底上形成掩膜图案,所述掩膜图案暴露出所述半导体衬底上的第一区域;
对所述第一区域的所述半导体衬底的表层进行氧化工艺形成氧化层;
去除所述氧化层,在所述第一区域上形成多级连栅极,所述多级连栅极包括两个以上栅极,对相邻所述栅极之间的所述半导体衬底进行第一掺杂形成第一掺杂区,对所述栅极下方的所述半导体衬底进行第二掺杂形成了第二掺杂区;
对所述多级连栅极两侧的所述半导体衬底进行第一掺杂形成源/漏区。
7.根据权利要求6所述多级连半导体结构的形成方法,其特征在于,所述氧化工艺的工艺条件包括:在含氧环境下,温度为450℃~900℃。
8.根据权利要求6或7所述多级连半导体结构的形成方法,其特征在于,采用氢氟酸去除所述氧化层。
9.根据权利要求6或7所述多级连半导体结构的形成方法,其特征在于,所述半导体衬底在埋氧层上沉积形成。
10.根据权利要求6或7所述多级连半导体结构的形成方法,其特征在于,所述第一掺杂为P型掺杂,所述第二掺杂为N型掺杂;或者,所述第一掺杂为N型掺杂,所述第二掺杂为P型掺杂。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910060003.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类