[发明专利]用于基于软件提示和硬件线程切换来降低寄存器区块冲突的系统和方法

说明书

公开了用于基于软件提示和硬件线程切换来降低寄存器区块冲突的系统和方法。公开了用于基于软件提示和硬件线程切换来降低寄存器区块冲突的机制。在一些实施例中，用于线程切换的装置包括图形处理单元(GPU)，该GPU包括多个寄存器区块以存储操作数，这些操作数被指派以至少部分地避免寄存器区块冲突。解码电路检查将要由第一线程执行的第一指令的线程切换字段。GPU执行线程切换机制，以使得第二指令在第一指令的线程切换字段被设置时将由第二线程执行。

技术领域

实施例总体上涉及数据处理，并且更具体地涉及经由通用图形处理单元的数据处理。

背景技术

当前的并行图形数据处理包括被开发为用于对图形数据执行特定操作的系统和方法，这些特定操作诸如例如，线性插值、曲面细分、光栅化、纹理映射、深度测试等。传统上，图形处理器使用固定功能计算单元来处理图形数据；然而，最近，部分图形处理器已经变得可编程，使得此类处理器能够支持用于处理顶点和片段数据的更多种操作。

为了进一步提高性能，图形处理器典型地实现诸如流水线操作之类的处理技术，这些处理技术尝试贯穿图形流水线的不同部分并行地处理尽可能多的图形数据。具有单指令多线程(SIMT)架构的并行图形处理器被设计成使图形流水线中的并行处理量最大化。在SIMT架构中，多组并行线程尝试尽可能经常地一起同步执行程序指令，以提高处理效率。可以在Shane Cook的CUDA编程(CUDA Programming)第三章，第37-51页(2013)中找到对SIMT架构的软件和硬件的总体概述。

为了提供GPU中大型且快速的寄存器堆(RF)，通常通过将寄存器分组为可以并行访问的不同区块从而使用多区块结构来实现高吞吐量。然而，寄存器区块冲突可能导致流水线停止，并且这可能对于具有非平衡寄存器区块使用的应用具有显著的性能影响。

附图说明

为了以能够详细理解本实施例的以上记载特征的方式，可通过参考实施例来对以上简要概括的实施例进行更具体的描述，这些实施例中的一些在所附附图中被图示。然而，应当注意，所附附图仅图示出典型实施例，并因此不应被认为是对其范围的限制。

图1是根据实施例的处理系统100的框图；

图2是处理器200的实施例的框图，该处理器200具有一个或多个处理器核202A-202N、集成存储器控制器214以及集成图形处理器208；

图3是图形处理器300的框图，该图形处理器300可以是分立的图形处理单元，或可以是与多个处理核集成的图形处理器；

图4是根据一些实施例的图形处理器的图形处理引擎410的框图；

图5是根据本文中所描述的一些实施例的图形处理器核500的硬件逻辑的框图；

图6A-图6B图示出根据本文中所描述的实施例的包括在图形处理器核中所采用的处理元件阵列的线程执行电路600；

图7是图示出根据一些实施例的图形处理器指令格式700的框图；

图8是图形处理器800的另一实施例的框图；

图9A是图示出根据一些实施例的图形处理器命令格式900的框图；

图9B是图示出根据实施例的图形处理器命令序列910的框图；

图10图示出根据一些实施例的数据处理系统1000的示例性图形软件架构；

图11A是图示出根据实施例的可用于制造集成电路以执行操作的IP核开发系统1100的框图；

图11B图示出根据本文中所描述的一些实施例的集成电路封装组件1170的横截面侧视图；

图12-图14图示出根据本文中所描述的各实施例的可使用一个或多个IP核制造的示例性集成电路和相关联的图形处理器；