[发明专利]SIMD处理单元的融合

说明书

公开了SIMD处理单元的融合。涉及用于融合SIMD处理单元的技术的方法和装置。在示例中，一种装置包括至少部分地包括硬件逻辑的逻辑，用于：接收指令集，以用于在至少两个图形处理执行单元上执行；判定该指令集是否要求依赖于数据的寻址；以及至少部分地基于对指令集是否要求依赖于数据的寻址的判定，在用于至少两个图形处理单元的同步化的执行环境与用于至少两个图形处理单元的非同步化的执行环境之间进行选择。还公开并要求保护其他实施例。

技术领域

本公开总体上涉及电子学领域。更具体地，一些实施例涉及用于单指令多数据(SIMD)处理单元的融合的技术。

背景技术

在单指令多数据(SIMD)执行单元(EU)中，指令解码的面积/功率影响由所有的数据通道共享。因此，从指令解码器成本的观点来看，对SIMD进行加宽是优选的。然而，对SIMD进行加宽可能影响指令集架构，这在适应硬件和软件两者时可能要求大量的努力。进一步地，如果存在跨通道对数据进行混合的指令，则数据路径混合面积以O(n²)的速率非线性地增长。

附图说明

参考所附附图提供详细描述。在附图中，附图标记最左边的(多个)数字标识该附图标记在其中首次出现的附图。相同的附图标记在不同附图中的使用指示类似或相同的项。

图1和图10图示出计算系统的实施例的框图，可利用该计算系统来实现本文中所讨论的各实施例。

图2-图5、图6A-图6B、图8、图13A-图13B以及图14A-图14B图示出根据一些实施例的处理器的各种部件。

图7图示出根据一些实施例的图形核指令格式。

图9A和图9B分别图示出根据一些实施例的图形处理器命令格式和序列。

图11A-图11B图示出根据实施例的IP核开发的示图。

图12图示出根据实施例的芯片上系统(SoC或SOC)集成电路的部件。

图15是图示出根据实施例的执行单元架构的元件的示图。

图16是图示出根据实施例的执行单元架构的元件的示图。

图17是图示出用于处理用于融合SIMD处理单元的处理架构中的指令集的方法中的操作的流程图。

具体实施方式

在下列描述中，阐述了众多特定细节以便提供对各实施例的全面理解。然而，在没有这些特定细节的情况下，也可实施各实施例。在其他实例中，未详细描述公知的方法、过程、部件和电路，以免使特定实施例变得模糊。此外，实施例的各方面可使用各种手段来执行，这些手段诸如，集成半导体电路(“硬件”)、组织成一个或多个程序的计算机可读指令(“软件”)、或硬件与软件的某种组合。出于本公开的目的，对“逻辑”的引用应当意指硬件、软件、固件或它们的某种组合。

如以上所提到，图形处理单元(GPU)正在管理越来越复杂的计算，这进而驱动了越来越大的存储器带宽要求。本文中所描述的主题通过提供在YCoCg颜色空间中进行操作的压缩算法来解决这些和其他问题。在一些示例中，本文中所描述的主题提供至少部分地包括硬件逻辑的逻辑，用于：判定以YCoCg格式编码的像素块是否适合于压缩，并且响应于该像素块适合于压缩的判定而将编码变换应用到该像素块，以生成针对该像素块的经编码的YCoCg数据集，并对经编码的YCoCg数据集应用压缩算法。

进一步地，一些实施例可在包括一个或多个处理器(例如，具有一个或多个处理器核)的计算系统中被应用，这些计算系统诸如参考图1-图17所讨论的那些，包括例如移动计算设备，例如智能电话、平板、UMPC(超级移动个人计算机)、膝上型计算机、超极本^TM计算设备、可穿戴设备(诸如智能手表或智能眼镜)等。

系统概述