[发明专利]一种2通道5.0Gsps 12bit PCI ExpressGen3FPGA在审
申请号: | 201910066139.9 | 申请日: | 2019-01-24 |
公开(公告)号: | CN109799869A | 公开(公告)日: | 2019-05-24 |
发明(设计)人: | 魏振华;王利涛;杨文可;占建伟 | 申请(专利权)人: | 中国人民解放军火箭军工程大学 |
主分类号: | G06F1/02 | 分类号: | G06F1/02;G06F1/20 |
代理公司: | 长沙市标致专利代理事务所(普通合伙) 43218 | 代理人: | 徐邵华 |
地址: | 710025 陕西*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 波形发生卡 源代码 设备驱动程序 计算机主机 过热现象 回放模式 开发软件 逻辑接口 总线连接 触发 卡槽 匹配 开放 电脑 | ||
一种2通道5.0Gsps 12bit PCI ExpressGen3FPGA开放的任意波形发生卡,采用FPGA开发软件使用XILINX Vivado 2018.3,基于Verilog‑HDL编写用户的逻辑接口源代码,采用XILINX Virtex FPGA处理器,ZDWV5000提供64位Windows 10设备驱动程序,采用单次或多次触发回放模式产生开放的任意波形,ZDWV5000通过PCI Express 8‑lane总线连接到计算机主机。它能通过5.0Gsps 12bit与PCI ExpressGen3卡槽与电脑匹配,而且很好的解决了任意波形发生卡自身的过热现象。
技术领域
本发明涉及电子通信中的电子信号的发生及采集领域,特别是一种2通道5.0Gsps12bit PCI ExpressGen3FPGA开放的任意波形发生卡。
背景技术
现代物理应用及实验中,都需要原始的信号发生,特别是在宽带雷达系统、激光雷达系统、微波通信系统、光学测试系统、高能物理测试系统,方便而安全的波形发生卡,是实现其功能的关键一环。
任意波形发生器是一种多用途的信号激励源,包括FSK、MSK、QAM、PSK等多种数 字调制功能,能产生复杂的时变多路信号、复杂调制信号。随着电子技术的发展,数字基带 调制信号发生技术已经广泛的应用在通信、控制、测量等各个领域。它在军事方面的作用表现为陆、海、空、天多层次,部署的高密度,多频谱、大时宽、大带宽、多种参数捷变、多 种工作体制和多种抗干扰技术的综合应用为特征的极为复杂的信号对抗环境。为各种复杂雷达、电子侦察、通信对抗、敌我识别、扩跳频通信等装备的性能指标测试,可以提供多种数字调制信号,解决电子对抗设备的维护和训练问题,提高电子对抗装备的科研、生产、维修保障能力。
Agilent和VXI Technology公司于2004年提出了一种新的仪器总线-LXI (LANExtensions for Instrumentation)。LXI仪器无须专门的背板总线机箱和零 槽控制器,直接利用通用PC的标准LAN接口,很大程度上降低了开发和应用成本。
中国专利公开号CN102522967B公开了:一种B类LXI总线任意波形发生器电路,包括B类LXI接口模块、任意波形发生器功能模块以及LED指示模块;B类LXI接口模块包括嵌入式处理器电路、IEEE1588触发管理电路、FLASH存储电路、DDR动态存储电路以及LAN接口通信电路;任意波形发生器功能模块包括总线接口电路、SDRAM存储器电路、FPGA控制电路、时钟产生电路、DAC转换电路、滤波电路、直流偏置电路、衰减电路、高低增益电路和校准电路,总线接口电路的一端与B类LXI接口模块相互连接,本发明基于LXI总线标准,提供了一种B类LXI任意波形发生器。其提供了一种带FPGA控制电路的任意波形发生器,但它明确表示:它无法用在PCI卡槽上,这样它就会在与电脑连通时无法紧密地结合在一起。
中国专利公开号CN103488244B公开了:一种基于复杂组合触发的波形数据可变速率回放的任意波形发生系统及方法,它提到通过PCI卡槽传递信号, 它包括波形数据存取单元,用于完成波形数据的缓冲和内存接口的控制;将来自PCI芯片局部 总线32位数据送入FPGA,在FPGA内部经过PCI接口模块转换成256位数据总线以及25位 的地址总线后分别写入数据FIFO和地址FIFO;在FIFO的另一侧以内存控制模块输入的时钟 读取写入的波形数据和地址,经过握手信号后送入内存控制模块;内存控制模块将输入的波 形数据和地址按照内存条的时序写入内存条;在读模式下,由读地址产生模块产生读地址送 入内存控制模块,内存控制模块经过延时后将从内存条中读取的波形数据送入到输出数据总 线上,同时输出data_valid信号;Read_FIFO将从内存条读取的数据写入FIFO;在read_FIFO 的另一侧,FPGA以DA时钟的1/16读取FIFO,并将读取的256位数据送入并串转换模块,转 换成16位的数据送入DA进行数模转换;在FPGA内部通过大量的FIFO将连续的读和写转换 成间歇式的读写;但它并没有与电脑紧密地安装在一起。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军火箭军工程大学,未经中国人民解放军火箭军工程大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910066139.9/2.html,转载请声明来源钻瓜专利网。