[发明专利]一种基于LVDS的高速串行传输的装置及数据传输方法

说明书

本发明一种基于LVDS的高速串行传输装置及其方法，涉及数据通信的技术领域，包括发送器和接收器，所述发送器与接收器通信连接，其特征在于：所述发送器用于负责处理数据的发送，所述接收器用于负责处理数据的接收；所述发送器和接收器可以使用同频而非同源的工作时钟，所述发送器设有至少一个，所述接收器设有至少一个。本发明发送端通过使用固定数值帧格式且使用填充数据的方法，在接收端使用每次都重新检测帧边界、自动检测频偏快慢标志来控制、只接收有效数据丢弃填充数据的方法，从而有效的实现同频非同源系统之间的双向通信；从而达到电路结构简单、成本低廉，易于实现，没有缓冲电路，数据传输时延小，实时性高，通信速率高的效果。

技术领域

本发明涉及数据通信的技术领域，特别是涉及一种基于LVDS的高速串行传输的装置及数据传输方法。

背景技术

随着技术的发展，同一块单元板内的不同芯片之间或不同电路板之间的数据通信速率要求越来越大；因此需要相应的高速传输方法来解决工程技术难题。目前不同芯片之间或不同电路板之间常用的标准高速通信协议主要有USB、网口、SATA、PCIE或其他一些基于SERDES器件的特定传输协议，这些传输协议或标准都存在需要复杂的CDR时钟恢复单元或需要配套复杂的应用软件的支撑；即存在需要复杂的硬件电路支撑或复杂的应用软件支撑，因此使用成本相对较高。

除此之外，社会上亦有一些机构发明的一些专利技术，它们大多使用如下现技术：1、基于SERDES技术的二次开发应用，特点速度高成本高；2、基于差分LDVS的自定义串行传输技术。其中基于差分LDVS的自定义串行传输技术大概亦有如下的几种技术特点：使用多对LVDS差分引脚分别传输数据和随路时钟；只使用一对或多对LVDS差分引脚来传输数据而没有传输随路时钟，在数据接收时使用自制的CDR时钟恢复或跟随电路、或通过使用FIFO等类似的复杂缓冲电路来实现数据恢复，进而完成数据接收通信。

以上现有技术需要复杂的专用电路(芯片)、或需要较多外部连接线、或需要自制的CDR时钟恢复、或存在需要控制复杂缓冲电路来实现的数据恢复，或高昂的使用成本等缺点。

因此，需要一种结构简单、使用方便、成本低廉、实时性高、可靠性高、低传输时延的基于LVDS的高速串行传输方法及其装置。

发明内容

为实现上述目的，本发明采用如下技术方案：一种基于LVDS的高速串行传输的装置，包括发送器和接收器，所述发送器与发送器通信连接，其特征在于：所述发送器用于负责处理数据的发送，所述接收器用于负责处理数据的接收；所述发送器和接收器可以使用同频而非同源的工作时钟，所述发送器设有至少一个，所述接收器设有至少一个；

进一步的，所述发送器内设有数据帧控制模块、8B10B编码模块和并串转换模块，所述数据帧控制模块依次与8B10B编码模块和并串转换模块通信连接，所述数据帧控制模块内设有填充数据；

进一步的，所述约定数据格式包括帧头码、数据和若干填充数据。

进一步的，所述接收器设有串并转换与帧头码检测模块、并行数据接收控制模块和8B10B解码模块；所述串并转换与帧头码检测模块依次与并行数据接收控制模块和8B10B解码模块通信连接；

进一步的，所述串并转换与帧头码检测模块设有三个串并转换单元；

进一步的，一种基于LVDS的高速串行传输的数据传输方法，包括基于LVDS的高速串行传输的装置，所述方法包括：

S1.发送器将并行数据打包成约定数据格式；

S2.发送器将并行数据转化为串行数据，然后逐位送出去；

S3.接收器收到串行数据后将数据由串行数据转化为并行数据；

S4.接收器对并行数据进行判断是否接收完所有有效数据；如接收完毕进行下一步，如未接收完毕，继续步骤S3；