[发明专利]一种FPGA配置电路CFG的测试系统和测试方法

权利要求书

1.一种FPGA配置电路CFG的测试系统，其特征在于：包括中央处理模块、交换机、数字程控电源、码型发生器和CFG测试PCB，中央处理模块第一通讯端连接交换机第一通讯端，交换机第二通讯端连接CFG测试PCB，交换机第三通讯端连接码型发生器，码型发生器输出端连接CFG测试PCB，交换机第四通讯端连接数字程控电源，数字程控电源为CFG测试PCB供电,中央处理模块第二通讯端连接CFG测试PCB；

所述CFG测试PCB上设有FPGA测试夹具组、JTAG下载模块、测试FPGA、配置芯片、参考时钟接口和电源接口，待测FPGA芯片设置在FPGA测试夹具组内；测试FPGA下载输入端通过JTAG下载模块连接中央处理模块输出端，测试PCB测试结果输出端连接中央处理模块输入端，测试FPGA第一通讯端连接FPGA测试夹具组内的待测FPGA芯片，测试FPGA第二通讯端连接配置芯片；所述码型发生器分别向测试FPGA和待测FPGA芯片发送参考时钟信号，所述数字程控电源分别向测试FPGA和待测FPGA芯片供电；所述测试FPGA包括以太网接口模块、解帧/成帧模块、数据解析模块、控制器配置模块、测试时长配置模块和记录模块，数据解析模块第一通讯端依次通过解帧/成帧模块和以太网接口模块连接中央处理模块，数据解析模块第二通讯端连接控制器配置模块，数据解析模块第三通讯端连接测试时长配置模块，数据解析模块第四通讯端连接记录模块。

2.根据权利要求1所述的FPGA配置电路CFG的测试系统，其特征在于：所述控制器配置模块包括JTAG配置控制器、主并配置控制器、从并配置控制器、从串配置控制器和主串配置控制器。

3.根据权利要求1至2中任一项所述的FPGA配置电路CFG的测试系统，其特征在于：所述FPGA测试夹具组数量至少为一个，FPGA测试夹具组搭载不同的待测FPGA芯片并行连接在测试FPGA上。

4.一种基于权利要求2所述FPGA配置电路CFG的测试系统的测试方法，其特征在于：包括以下步骤：

A、系统初始化；中央处理模块自身初始化，并发送查询命令检测各测试仪器的初始化状态，从而完成整个系统的初始化过程；

B、根据测试项目选定控制器配置模块的一个配置控制器，对选定的配置控制器进行初始化并启动；

C、中央处理模块发送控制命令，控制码型发生器根据测试需求产生不同速率的时钟信号作为配置电路时钟，该时钟同时提供给测试FPGA和待测FPGA芯片；

D、测试FPGA从中央处理模块下载测试向量并根据选定的配置控制器类型输出对应的测试bits；

E、待测FPGA芯片下载步骤D输出的测试bits进行测试，并发送测试反馈信号至中央处理模块；

F、将测试结果与测试信息进行关联并存储；测试信息包括待测FPGA芯片型号、测试起止时间和测试项目信息。

5.根据权利要求4所述的FPGA配置电路CFG的测试系统的测试方法，其特征在于：所述步骤D具体包括：

d1：测试向量数据在以太网接口模块中进行网络数据的MAC层数据解析；

d2：经过步骤d1解析后的数据进行以太网数据的成帧和解析；

d3：经过步骤d2解析后的数据在数据解析模块中进行数据及控制命令的分析后，生成测试bits并输出。