[发明专利]半导体器件和制作方法

说明书

本申请提供了一种半导体器件和制作方法。该制作方法包括：在第一子层的部分表面上形成第二预半导体墙，第二预半导体墙包括依次叠置的第二子层、第一掺杂层，沟道层、第二掺杂层、金属层、第三掺杂层和硬掩膜层，第一子层和第二子层形成衬底，第二子层位于第一子层的部分表面上，第一掺杂层的掺杂类型与第二掺杂层的掺杂类型相同，第一掺杂层的掺杂类型和第三掺杂层的掺杂类型相反。该制作方法形成的半导体结构中，第二掺杂层、金属层和第三掺杂层相当于源区，第一掺杂层相当于漏区，使得该器件的关态漏电流截断热电流，只隧穿电流，开态工作电流保留热电流，使得I_on/I_off可达到10¹⁰，使得器件具有较低的静态功耗和较高的驱动电流。

技术领域

本申请涉及半导体领域，具体而言，涉及一种半导体器件和制作方法。

背景技术

现有技术中的半导体器件的关态漏电流较大，开态工作电流较小，I_on/I_off较小，导致器件的静态功耗具有较高和/或驱动电流较高，因此，现有技术中亟需一种I_on/I_off较大的半导体器件。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体器件和制作方法，以解决现有技术中的半导体器件的I_on/I_off较小的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该制作方法包括：在第一子层的部分表面上形成第二预半导体墙，所述第二预半导体墙包括依次叠置的第二子层、第一掺杂层，沟道层、第二掺杂层、金属层、所述第三掺杂层和硬掩膜层，所述第一子层和所述第二子层形成衬底，且所述第二子层位于所述第一子层的部分表面上，所述第一掺杂层的掺杂类型与所述第二掺杂层的掺杂类型相同，所述第一掺杂层的掺杂类型和所述第三掺杂层的掺杂类型相反。

进一步地，在第一子层的部分表面上形成第二预半导体墙的过程包括：在衬底上设置预半导体结构，所述预半导体结构包括沿远离所述衬底的方向上依次叠置设置第一掺杂层，沟道层、第二掺杂层、牺牲层、第三掺杂层和硬掩膜层；刻蚀去除部分的所述预半导体结构与部分的所述衬底，使得所述衬底形成所述第一子层和所述第二子层，且所述第一子层的边缘表面裸露，剩余的所述预半导体结构位于所述第二子层的远离所述第一子层的表面上；在裸露的所述第一子层的表面上设置第一介质，形成介质墙，所述介质墙的远离所述第一子层的表面至少与所述硬掩膜层的裸露表面平齐；刻蚀去除部分的所述预半导体结构和部分所述第二子层，形成第一半导体墙，所述第一半导体墙体的两个侧面与所述介质墙之间的所述第一子层的表面均裸露，所述第一半导体墙体的另两个侧面与所述介质墙接触设置；去除所述牺牲层，使得所述第二掺杂层和所述第三掺杂层之间形成空隙；在所述空隙中填充导电材料，形成包括所述金属层的所述第二预半导体墙。

进一步地，所述沟道层为本征层。

进一步地，在形成所述第一半导体墙后，所述制作方法还包括：在裸露的所述第一子层的表面上设置第二介质层，所述第二介质层的裸露表面与所述第一子层之间的距离小于所述第一掺杂层的远离所述衬底的表面与所述第一子层之间的距离。