[发明专利]一种非易失性存储器及其制造方法

权利要求书

1.一种非易失性存储器，其特征在于，包括：

衬底；

至少一浮栅结构，位于所述衬底上，所述浮栅结构依次包括浮栅介电层及浮栅导电层；

至少一字线结构，位于所述浮栅结构上，所述字线结构依次包括字线介电层及字线导电层；

至少一漏区，位于所述衬底中，所述漏区与所述浮栅结构的第一边缘相邻；

至少一源区，位于所述衬底中，所述源区与所述浮栅结构的第二边缘相邻；以及

至少一周围掺杂区，位于所述衬底中，形成于所述源区的两侧周围，且所述周围掺杂区与所述浮栅结构的第二边缘相邻，所述周围掺杂区的掺杂类型不同于所述源区的掺杂类型；当在所述字线结构上施加电压时，在所述浮栅结构下方形成一反转通道，所述反转通道连接所述漏区和所述周围掺杂区。

2.根据权利要求1所述的非易失性存储器，其特征在于：所述周围掺杂区的掺杂类型和所述漏区的掺杂类型相同。

3.根据权利要求1所述的非易失性存储器，其特征在于：所述周围掺杂区的厚度小于所述源区的厚度。

4.根据权利要求1所述的非易失性存储器，其特征在于：所述周围掺杂区位于所述浮栅结构的下方。

5.根据权利要求1所述的非易失性存储器，其特征在于：还可包括自对准基硅化层及侧墙结构，所述自对准基硅化层位于所述漏区、所述源区及所述字线导电层上，所述侧墙结构位于所述浮栅结构以及所述字线结构的两侧。

6.一种非易失性存储器的制造方法，其特征在于，包括：

提供一衬底；

形成至少一浮栅结构于所述衬底上，所述浮栅结构依次包括浮栅介电层及浮栅导电层；

形成至少一字线结构于所述浮栅结构上，所述字线结构依次包括字线介电层及字线导电层；

形成至少一漏区于所述衬底中，所述漏区与所述浮栅结构的第一边缘相邻；

形成至少一源区于所述衬底中，所述源区与所述浮栅结构的第二边缘相邻；以及

形成至少一周围掺杂区于所述衬底中，所述周围掺杂区位于所述源区的两侧周围，且所述周围掺杂区与所述浮栅结构的第二边缘相邻，所述周围掺杂区的掺杂类型不同于所述源区的掺杂类型；当在所述字线结构上施加电压时，在所述浮栅结构下方形成一反转通道，所述反转通道连接所述漏区和所述周围掺杂区。

7.根据权利要求6所述的制造方法，其特征在于，形成所述浮栅结构的步骤包括：

形成第一栅介电层于所述衬底上；

形成第一导电层于所述第一栅介电层上；

移除部分所述第一栅介电层以及所述第一导电层，以形成沿第一方向延伸的所述浮栅结构。

8.根据权利要求7所述的制造方法，其特征在于，形成所述字线结构的步骤包括：

形成第二栅介电层于所述浮栅结构及暴露出的所述第一栅介电层上；

形成第二导电层于所述第二栅介电层上，移除部分所述第二导电层，所述第二栅介电层以形成所述字线结构。

9.根据权利要求6所述的制造方法，其特征在于，形成所述漏区的步骤包括：

形成图案化光阻层于所述字线结构上，以暴露部分衬底；

在暴露的部分衬底上进行第一类型掺杂，以形成所述漏区。

10.根据权利要求6所述的制造方法，其特征在于，形成所述源区及所述周围掺杂区的步骤包括：

形成图案化光阻层于所述衬底上并覆盖所述漏区，以暴露部分衬底；

在暴露的部分衬底上进行第二类型掺杂，以形成所述源区；以及

在暴露的部分衬底上进行第一类型掺杂，以形成所述周围掺杂区。

11.根据权利要求6所述的制造方法，其特征在于：形成所述周围掺杂区时，掺杂能量范围是10-30KeV，离子注入剂量范围是10¹⁴/cm²-10¹⁵/cm²。

12.根据权利要求6所述的制造方法，其特征在于，还包括以下步骤：

形成一层间介电层于所述衬底上，所述层间介电层覆盖所述浮栅结构及所述字线结构；

形成至少一接触插塞于所述层间介电层中，所述接触插塞的底端连接于所述漏区；

形成至少一位线于所述层间介电层上，所述位线连接于所述接触插塞的顶端。