[发明专利]SRIO实时在线模拟仿真验证方法、系统及介质

权利要求书

1.一种SRIO实时在线模拟仿真验证系统，其特征在于，包括：

FPGA内部PL逻辑模块：完成SRIO协议IP核的传输，完成SRIO模拟帧及数据帧的收发，完成实时监控及出错信息汇总，通过ACP接口完成与FPGA内部ARM1的实时数据交互及出错信息交互；

FPGA内部ARM1模块：实现SRIO模拟仿真功能；

FPGA内部ARM0模块：实现与主机软件的交互，实现多协议芯片的控制及数据交互；

主机软件平台模块：定制模拟帧及数据，实现模拟时数据监控及错误信息分析。

2.根据权利要求1所述的SRIO实时在线模拟仿真验证系统，其特征在于，所述FPGA内部PL逻辑模块包括：

SRIO协议IP核模块：通过XILINX自带IP核完成SRIO物理层及链路层功能；实现上位机软件自动配置传输速率；实现上位机软件自动切换通道模式，所述通道模式包括：单通道模式、双通道模式、4通道模式；

SRIO模拟帧及数据帧收发模块：通过DMA方式获取ARM1内部DDR3的模拟帧数据及指令，按照相关指令组织与发送端口initiator或目标端口target对应的数据帧，并进行数据帧的发送或接收；

所述数据帧包括以下任一种或任多种：NREAD帧、NWRITE帧、NWRITE_R帧、DOOR帧、SWRITE帧、MESSAGE帧；

SRIO实时监控及出错信息汇总模块，包括：

发送端口initiator：监控接收的数据并存入DDR3中；

发送端口initiator：监控门铃、消息中断是否存在异常并生成错误信息存入DDR3中；

发送端口initiator：监控维护帧应答是否存在异常并生成错误信息存入DDR3中；

目标端口target：监控接收的数据并存入DDR3中；

目标端口target：监控其他设备门铃、消息中断是否存在异常并生成错误信息存入DDR3中；

目标端口target：监控维护帧数据存入DDR3中；

3.根据权利要求2所述的SRIO实时在线模拟仿真验证系统，其特征在于，所述FPGA内部ARM0模块：

运行PETELINUX，与上位机进行交互，通过OCM与FPGA ARM1进行交互，并实时更新ARM1中的C代码，以完成不同模拟协议芯片的定制功能。

4.根据权利要求3所述的SRIO实时在线模拟仿真验证系统，其特征在于，所述主机软件平台模块：

提供可视化模拟流程方案，通过TCP/IP协议与FPGA进行数据交互及数据监控和错误数据分析；监控及更新收到帧数据；汇总出错信息，并分析出错节点ID及出错时间等；控制整个系统运行状态；实时更新模拟系统。

5.一种SRIO实时在线模拟仿真验证方法，其特征在于，包括：

FPGA内部PL逻辑步骤：完成SRIO协议IP核的传输，完成SRIO模拟帧及数据帧的收发，完成实时监控及出错信息汇总，通过ACP接口完成与FPGA内部ARM1的实时数据交互及出错信息交互；

FPGA内部ARM1步骤：实现SRIO模拟仿真功能；

FPGA内部ARM0步骤：实现与主机软件的交互，实现多协议芯片的控制及数据交互；

主机软件平台步骤：定制模拟帧及数据，实现模拟时数据监控及错误信息分析。