[发明专利]面向异构融合体系结构的矩阵乘加速方法

说明书

本发明公开了一种面向异构融合体系结构的矩阵乘加速方法，目的是面向不同的众核加速器目标体系结构设计一种通用的面向异构融合体系结构矩阵乘加速方法，提高异构系统使用效率。技术方案是先设计面向异构融合体系结构的分块矩阵乘版本，包括v_cpu、v_gpu、v_mic,v_scif,v_coi,v_target，然后对这些异构融合多版本矩阵乘版本集成打包生成异构融合版本的库文件HU‑xgemm；最后用HU‑xgemm适配异构融合体系结构中的加速器。本发明能够自适应不同的目标加速器和处理器，能根据不同的异构融合体系结构自适应地进行矩阵乘，且根据不同的异构融合体系结构中CPU或加速器的拓扑结构进行矩阵乘，各FMA并行计算，加快了矩阵乘速度，提高了异构系统使用效率。

技术领域

本发明涉及矩阵乘加速方法，尤指面向异构系统的异构融合体系结构矩阵乘加速方法。

背景技术

随着通用加速器计算性能的不断攀升和加速器的广泛应用，众核加速器必将成为高性能计算重要的发展方向，涌现出GPU、MIC(Xeon Phi)、Matrix2000等满足各领域需求的加速器。随着异构系统的广泛应用和普及，涌现出以CPU+GPU，CPU+MIC，CPU+Matrix2000等众多不同类型的异构体系结构。

加速器的设计目标和设计原则决定了加速器的专用性和局限性，不同加速器厂商开发了与之适应的的编程模型，如GPU支持的CUDA，MIC支持的Offload，Matrix2000支持的COI(Coprocessor Offload Infrastructure)、SCIF(Symmetric CommunicationsInterface)、OpenMP target等编程模型。面向目标加速器的程序设计必须采用其支持的编程模型重新设计并实现算法，才有可能加速；如果不依照加速器支持的编程模型对程序进行重新设计并实现，程序基本不可能运行，更不会有加速效果。因此，针对不同的异构系统需要设计实现不同版本的程序，如面向CPU+GPU异构系统必须实现能够在CPU与GPU之间高效协同的算法和程序；面向CPU+MIC必须实现能够在CPU与MIC之间高效协同的算法和程序；面向CPU+Matrix2000必须实现能够在CPU与Matrix2000之间高效协同的算法和程序。随着异构系统加速器的更新替换和升级，不同时期需要重新设计实现面向不同加速器版本的程序，甚至可能出现一套异构系统中同时出现多种加速器混合使用的情形时需要同时设计面向不同目标加速器的算法和程序。

面向不同的异构系统，软件设计人员需要重新理解目标体系结构和学习新的编程模型来实现已有的算法，花费大量的时间来学习新知识去重复已有的工作，效果可能还不好，也不利于专注领域算法设计与开发。因此，设计一套通用的程序能运行于不同异构系统上，将极大解放程序设计人员，提高开发效率。

矩阵乘是数值计算中最常用的一类操作，很多应用中都包含矩阵乘的计算过程，提高了矩阵乘的运算速度，就能很大程度提高高性能计算的速度。

矩阵乘是将被乘矩阵A的一行和乘数矩阵B的一列相乘得到结果矩阵C中的一个元素。面向异构系统的矩阵乘法通常需要将矩阵乘计算过程合理分布在主处理器(CPU)和众核加速器之间异构协同并行完成计算过程，以提高矩阵乘的运算速度和最大化异构系统的计算效率和使用效率。

由于众核加速器设计目标和指令集结构的不同，传统的面向通用主处理器的矩阵乘实现技术很难满足面向特定应用而设计的众核加速器的性能要求，因此，必须面向众核加速器目标体系结构对矩阵乘进行加速以提高矩阵乘的运算速度，最大限度满足异构系统设计目标。

若能面向CPU+GPU、CPU+MIC、CPU+Matrix2000等多种异构系统提供异构融合矩阵乘加速方法以屏蔽目标体系结构细节，简化异构系统程序开发，提高异构系统效率，使得程序员能最大限度专注于领域算法设计与开发，而不需要了解异构系统具体的结构和指令，将有力解决众核加速器在高性能计算领域发展制约，是本领域技术人员亟需解决的技术难题。