[发明专利]基于数控延时占空比校准的参考时钟倍频器电路及方法

说明书

本发明公开了一种基于数控延时占空比校准的参考时钟倍频器电路及方法。外供时钟信号分别进入缓冲器、数字状态机模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，延时模块的输出信号也进入异或门，异或门输出二倍频信号，占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块比较当前占空比与50%的大小关系，输出占空比指示信号Duty_data到数字状态机模块，数字状态机模块根据Duty_data输入信号执行占空比校准方法，并将该方法的输出控制字调节控制字和抖动控制字输出至占空比调节模块形成环路。该电路相较于传统模拟占空比调节电路具有面积小、功耗低、对应用需求适配性好的特点。

技术领域

本发明设计射频、模拟集成电路领域，涉及基于锁相环的频率综合器和基于异或门的倍频器，尤其是一种基于数控延时占空比校准的参考时钟倍频器电路及校准方法。

背景技术

目前，频率综合器大多采用模拟锁相环结构，其输出信号的相位噪声通常会受到参考时钟频率和分频比的影响。对于整数分频频率综合器而言，其在s域的总的输出相位噪声如公式(1)所示：

其中，N表示锁相环中分频器的分频比，H_o(s)表示锁相环的开环传递函数，K_VCO表示压控振荡器的调谐增益，表示频率综合器的总的输出相位噪声，表示输入参考信号的等效相位噪声，表示分频器的等效相位噪声，表示鉴频鉴相器和电荷泵的等效电流噪声，表示环路滤波器的等效电压噪声，表示压控振荡器的等效相位噪声。

在公式(1)中，其前三项，输入参考信号、鉴频鉴相器和电荷泵以及分频器三个模块的噪声传递函数都具有低通特性，低频增益的系数分别对应为：

N²、N²以及

如果采用较低的参考时钟信号，则需要使用较大的分频比将压控振荡器的输出信号分频到参考时钟的频率。但是较大的分频比会显著恶化锁相环的输出相位噪声，采用倍频器对参考时钟倍频可以在不提高参考时钟频率的前提下降低频率综合器的相位噪声。

传统的倍频器电路通常有三种实现方式，分别利用非线性器件、锁相环和异或门对已有时钟信号进行倍频。使用非线性器件的倍频器有晶体管倍频器、变容二极管倍频器和阶跃恢复二极管倍频器等。由于非线性变换过程中产生大量的谐波使得输出信号的相位不稳定，由非线性器件构成的倍频器通常倍频噪声较大。而采用锁相环原理进行倍频为另一个锁相环提供参考时钟则太繁琐。使用异或门进行倍频时如果输入信号的占空比偏离50％则输出信号的相位噪声性能会很差，所以限制了其应用。

发明内容

为了克服现有技术的不足，本发明在采用异或门的方向下提出了一种基于数控延时占空比校准的参考时钟倍频器电路及方法。

一种基于数控延时占空比校准的参考时钟倍频器电路，包括缓冲器、占空比调节模块、数字状态机模块、占空比检测模块、延时模块、异或门；外供时钟信号分别进入缓冲器、数字状态机模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，其中延时模块的输出信号也进入异或门，异或门输出二倍频信号，占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块比较当前占空比与50％的大小关系，输出占空比指示信号Duty_data到数字状态机模块，数字状态机模块根据Duty_data输入信号执行占空比校准方法，并将该占空比校准方法的输出控制字调节控制字和抖动控制字输出至占空比调节模块形成环路。

所述的占空比调节模块包括多级串联连接的数控延时电路，其中倒数第二级和最后一级数控延时电路的输出信号分别为占空比调节模块的第一输出信号和第二输出信号。