[发明专利]在宽范围电源电压下工作的输出缓冲电路的偏置级联晶体管

权利要求书

1.一种输出缓冲电路，包括：

输出级，由第一电源节点和第二电源节点供电，并且被配置为驱动输出焊盘，所述输出级包括第一驱动晶体管和第一级联晶体管，所述第一驱动晶体管和所述第一级联晶体管串联耦合在所述第一电源节点和耦合至所述输出焊盘的输出节点之间，其中所述第一级联晶体管的栅极被第一偏置电压偏置；以及

偏置电压生成器电路，被配置为生成所述第一偏置电压，其中对于所述第一电源节点处的小于阈值电压的任何第一电源电压，所述第一偏置电压在所述第二电源节点处固定在第二电源电压，并且其中当所述第一电源电压超过所述阈值电压时，所述第二偏置电压等于所述第一电源电压和固定电压之间的差值。

2.根据权利要求1所述的输出缓冲电路，

其中所述输出级还包括第二驱动晶体管和第二级联晶体管，所述第二驱动晶体管和所述第二级联晶体管串联耦合在第二电源节点和所述输出节点之间，其中所述第二级联晶体管的栅极被第二偏置电压偏置；以及

其中所述偏置电压生成器电路还被配置为生成所述第二偏置电压，其中当所述第一电源电压小于所述阈值电压时所述第二偏置电压等于所述第一电源电压，并且其中所述第一偏置电压固定在超过所述阈值电压的任何第一电源电压的固定电压。

3.根据权利要求2所述的输出缓冲电路，其中所述第二驱动晶体管和所述第二级联晶体管具有直接串联连接的源极-漏极路径。

4.根据权利要求3所述的输出缓冲电路，其中所述第一驱动晶体管和所述第一级联晶体管具有直接串联连接的源极-漏极路径。

5.根据权利要求3所述的输出缓冲电路，其中所述第二级联晶体管的漏极端子直接连接至所述输出节点。

6.根据权利要求2所述的输出缓冲电路，还包括：电平移位电路，被配置为接收输入信号并对所述输入信号进行电平移位，以生成耦合到所述第二驱动晶体管的栅极端子的电平移位信号。

7.根据权利要求6所述的输出缓冲电路，其中所述电平移位信号在所述第二电源电压处具有逻辑低电压电平，并且在所述第二偏置电压处具有逻辑高电压电平。

8.根据权利要求2所述的输出缓冲电路，还包括：

电压感测电路，被配置为感测所述第一电源电压并与所述阈值电压进行比较以生成控制信号；以及

开关电路，被配置为响应于所述控制信号的第一逻辑状态施加所述第一电源电压作为所述第一偏置电压，并且响应于所述控制信号的第二逻辑状态施加所述固定电压作为所述第一偏置电压。

9.根据权利要求2所述的输出缓冲电路，其中所述偏置电压生成器电路包括：

电压调节器，被配置为生成所述固定电压；以及

电压差分电路，被配置为生成等于所述第一电源电压和所述固定电压之间的差值的电压。

10.根据权利要求9所述的输出缓冲电路，其中电压调节器生成参考电流以生成所述固定电压，并且所述电压差分电路使用所述参考电流的拷贝来生成用于从所述第一电源电压中减去的所述固定电压的副本。

11.根据权利要求1所述的输出缓冲电路，其中所述第一驱动晶体管和所述第一级联晶体管具有直接串联连接的源极-漏极路径。

12.根据权利要求11所述的输出缓冲电路，其中所述第一级联晶体管的漏极端子直接连接至所述输出节点。

13.根据权利要求1所述的输出缓冲电路，还包括：电平移位电路，被配置为接收输入信号并对所述输入信号进行电平移位，以生成耦合至所述第一驱动晶体管的栅极端子的第一电平移位信号。

14.根据权利要求13所述的输出缓冲电路，其中所述第一电平移位信号在所述第一偏置电压处具有逻辑低电压电平，并且在所述第一电源电压处具有逻辑高电压电平。