[发明专利]超结IGBT器件及其制造方法

说明书

本发明公开了一种超结IGBT器件，包括：由多个N型柱和P型柱交替排列而成超结结构，在各超结单元顶部形成有器件单元结构；器件单元结构包括沟槽栅，沟槽栅形成于N型柱的顶部，体区通过沟槽栅自对准形成，在体区顶部形成由通过沟槽栅自对准形成的N型隔离层，使体区和P型柱隔离。本发明还公开了一种超结IGBT器件的制造方法。本发明能实现P型柱和P型体区的隔离，能提高器件的通态电流能力，能降低通态电压，同时不需要更改版图或增加外延层，具有较低成本。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种超结(Super)绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)器件；本发明还涉及一种超结IGBT器件的制造方法。

背景技术

IGBT是一种电压控制的MOS和双极复合型器件，这种器件同时具有双极结型功率晶体管和功率MOSFET的主要优点：输入阻抗高、输入驱动功率小、导通电阻小、电流容量大、开关速度快等，使得IGBT成为电力电子系统能量控制和转换的重要开关元器件之一，它的性能好坏直接影响着电力电子系统的转换效率、体积和重量。

如图1所示，是现有超结IGBT器件的结构示意图，现有超结IGBT器件包括：

超结结构，所述超结结构由多个N型柱101和P型柱102横向交替排列而成，一个所述N型柱101和相邻的一个所述P型柱102组成一个对应的超结单元。

所述超结结构形成于N型外延层101中，在所述N型外延层101的底部形成有P型掺杂的集电区103。通常，所述N型柱101由相邻的所述P型柱102之间的所述N型外延层101组成，故所述N型柱和所述N型外延层都采用标记101表示。

所述P型柱102的底部和所述集电区103的顶部表面具有间距。

在各所述超结单元顶部形成有超结IGBT器件的器件单元结构，所述超结IGBT器件由多个所述器件单元结构并联而成。

所述器件单元结构包括：

沟槽栅，所述沟槽栅包括栅极沟槽，栅介质层105形成于所述栅极沟槽的底部表面和侧面，多晶硅栅106填充于所述栅极沟槽中。通常，所述栅介质层105为栅氧化层。现有技术中，沟槽栅位于所述N型柱101的顶部。

P型掺杂的体区107形成于对应的所述N型柱101的顶部并会延伸到所述P型柱102中。所述栅极沟槽的深度大于所述体区107的深度，被所述多晶硅栅106侧面覆盖的所述体区107表面用于形成沟道；可以看出，所述多晶硅栅106的两个侧面分别会形成一个沟道。

在所述体区107的表面形成有由N+区组成的源区108，源区108也通常称为发射区。

漂移区由所述体区107底部的所述N型柱101以及所述N型柱101底部的所述N型外延层101组成。

在所述集电区103的正面的所述N型外延层101中形成有N型掺杂的电场中止层4，所述电场中止层4的掺杂浓度大于所述N型外延层101的掺杂浓度，所述电场中止层4的顶部表面和所述P型柱102的底部表面之间具有间隔。

层间膜109将所述源区108、所述多晶硅栅106和所述体区107表面覆盖。

在所述源区108和所述多晶硅栅106的顶部分别形成有穿过所述层间膜109的接触孔111。

在所述层间膜109的表面形成有正面金属层112，发射极和栅极由图形化的所述正面金属层112组成，所述发射极通过对应的接触孔111和底部的所述源区108接触，所述栅极通过对应的接触孔111和底部的所述多晶硅栅106接触。

在所述集电区103的底部表面形成有由背面金属层113组成的集电极。