[发明专利]一种多路视频编解码的加速系统及方法

权利要求书

1.一种多路视频编解码的加速系统，包括Camera、Server和加速卡，所述Server与Camera通信连接；Server将Camera提供的视频数据传输给加速卡，其特征在于，所述加速卡包括BMC控制模块、芯片处理模块和电源模块；

所述BMC控制模块包括BMC、看门狗、风扇、温度传感器和EEPROM；所述BMC通过UART与看门狗相连；所述BMC通过I2C分别与风扇、温度传感器和EEPROM相连；

所述芯片处理模块包括2、3或4个FPGA芯片；所述FPGA芯片分别连接两个DDR4内存条、JTAG电路、SPI Flash和EMMC；所述FPGA芯片之间采用Chiplink互联，而且所述FPGA芯片均通过UART连接至转换器；

所述电源模块包括电力调整器；所述电力调整器连接外部+12V电源，同时与BMC控制模块和芯片处理模块相连；

所述电源模块为BMC控制模块和芯片处理模块供电；所述BMC控制模块用于带外监控管理；所述芯片处理模块用于进行多路视频编解码。

2.根据权利要求1所述的一种多路视频编解码的加速系统，其特征在于，所述加速卡还包括可编程时钟芯片、指示灯按键、复位按键、测试点按键和对外接口；

所述可编程时钟芯片用于保持时钟同步、显示和记录时间；

所述指示灯按键用于指示加速卡故障或在位；

所述复位按键用于当加速卡出现故障时，在不断电的情况下重启；

所述测试点按键用于在FPGA芯片测试时管脚的输入输出；

所述对外接口包括USB和HUB。

3.根据权利要求1所述的一种多路视频编解码的加速系统，其特征在于，所述FPGA芯片采用Xilinx的ZU7EV芯片。

4.根据权利要求1所述的一种多路视频编解码的加速系统，其特征在于，所述DDR4内存条的容量为4GB。

5.根据权利要求1所述的一种多路视频编解码的加速系统，其特征在于，所述FPGA芯片之间采用Chiplink互联，所述FPGA芯片之间采用Chiplink互联的端口规格为Serdes x4，所述FPGA芯片走线速率10Gbps。

6.一种多路视频编解码的加速方法，基于权利要求1至5任意一项所述的一种多路视频编解码的加速系统实现的，其特征在于，所述的方法包括以下步骤：

S1：Server将Camera网络摄像头传输的H.264/H.265编码数据传送至加速卡中的芯片处理模块；步骤S1包括：Server中NIC将Camera网络摄像头传输的H.264/H.265编码数据写入Server内存中App进程的第一内存空间；调用加速卡驱动，并在加速卡内存中申请加速卡驱动所需的第二内存空间，并将Camera网络摄像头传输的H.264/H.265编码数据拷贝或映射到第二内存空间；

S2：加速卡中的芯片处理模块将Camera网络摄像头传输的H.264/H.265编码数据按照每个FPGA芯片分配8路码流数据，各个FPGA芯片对接收到的8路码流数据首先进行解码、然后进行CNN推理加速和检索加速；步骤S2包括：Server写MMCFG空间中的PCIE加速卡寄存器，FPGA采用DMA读取Camera网络摄像头传输的H.264/H.265编码数据，将所述Camera网络摄像头传输的H.264/H.265编码数据从第二内存空间搬运到芯片处理模块，经过Switch按照每个FPGA芯片分配8路码流数据；所述FPGA芯片将分发过来的8路码流数据进行H.264/H.265解码，并将解码后的数据进行CNN推理加速和检索加速；

S3：加速卡将经过芯片处理模块中各个FPGA芯片处理过的码流数据传送至Server内存中；步骤S3包括：所述FPGA芯片完成CNN推理加速和检索加速后，向Server发起MSI中断，Server写MMCFG空间中的PCIE加速卡寄存器，FPGA采用DMA写操作，将完成CNN推理加速和检索加速后的数据从FPGA芯片拷贝到第二内存空间；Server将完成CNN推理加速和检索加速后的数据从第二内存空间拷贝或映射到App进程的第一内存空间；加速卡驱动调用返回。