[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：形成至少一个金属栅极结构、位于金属栅极结构两侧鳍部中的源漏掺杂层以及位于金属栅极结构之间且覆盖源漏掺杂层的介质层，金属栅极结构横跨多个鳍部；金属栅极结构和介质层上形成露出第一区域和第二区域交界处的掩膜层；以掩膜层为掩膜，进行多次沉积刻蚀步骤，形成贯穿金属栅极结构的开口，沉积刻蚀步骤包括：沉积工艺，沉积工艺在第一区域和第二区域交界处介质层表面沉积保护层；形成保护层后进行刻蚀工艺，刻蚀工艺刻蚀第一区域和第二区域交界处的金属栅极结构。多次沉积刻蚀步骤的过程中介质层上始终有保护层，使得源漏掺杂层能够对沟道提供足够的压应力或张应力，提高半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(Short Channel Effects，SCE)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

静态随机存取存储器(SRAM)作为一种重要的存储器件被广泛应用于数字与通讯电路设计中，其因为具有功耗小、读取速读快等优点而广泛应用于数据的存储。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及多个分立于所述衬底上的鳍部，所述基底包括第一区域和第二区域，所述第一区域形成的晶体管共用栅极结构，所述第二区域形成的晶体管共用栅极结构；形成至少一个金属栅极结构、位于所述金属栅极结构两侧的所述鳍部中的源漏掺杂层以及位于所述金属栅极结构之间且覆盖所述源漏掺杂层的介质层，所述金属栅极结构横跨多个所述鳍部，所述金属栅极结构覆盖所述鳍部的部分顶面和部分侧壁；在所述金属栅极结构和介质层上形成露出所述第一区域和第二区域交界处的掩膜层；以所述掩膜层为掩膜，进行多次沉积刻蚀步骤，形成贯穿所述金属栅极结构的开口，所述沉积刻蚀步骤包括：沉积工艺，所述沉积工艺在所述第一区域和第二区域交界处所述介质层表面沉积保护层；在形成所述保护层之后进行刻蚀工艺，所述刻蚀工艺刻蚀所述第一区域和第二区域交界处的金属栅极结构；在所述开口中形成隔离层。

相应的，本发明实施例还提供一种半导体结构，包括：衬底，所述衬底包括第一区域和第二区域，所述第一区域形成的晶体管共用栅极结构，所述第二区域形成的晶体管共用栅极结构；多个鳍部，分立于所述衬底上；金属栅极结构，横跨多个所述鳍部，且所述金属栅极结构覆盖所述鳍部的部分顶壁和部分侧壁，所述鳍部间的所述金属栅极结构位于所述衬底上；源漏掺杂层，位于所述金属栅极结构两侧的所述鳍部中；介质层，位于所述金属栅极结构露出的衬底上，且所述介质层覆盖所述源漏掺杂层；保护层，位于所述第一区域和第二区域交界处的所述金属栅极结构之间的所述介质层上。

与现有技术相比，本发明实施例的技术方案具有以下优点：