[发明专利]一种量子比特控制信号生成系统

权利要求书

1.一种量子比特控制信号生成系统，其特征在于，所述量子比特控制信号生成系统包括上位机、主控模块和控制信号生成模块，其中：

所述上位机用于获得并存储量子逻辑门集合和目标量子程序、发送对应量子逻辑门集合中的每一个基本量子逻辑门的第一标签码及第一标准信号至所述主控模块、及发送对应目标量子程序的每一个基本量子逻辑门对应的目标标签码和目标时间码至所述主控模块；其中，所述量子逻辑门集合指可以实现超导量子芯片调控用的量子程序的量子逻辑门的集合，每一个所述基本量子逻辑门对应有一个唯一且各不相同的所述第一标签码，所述第一标准信号为实现所述基本量子逻辑门操作的信号，其中，所述目标标签码为所述目标量子程序中的所述基本量子逻辑门对应的第一标签码，所述目标时间码用于标识基本量子逻辑门在所述目标量子程序中的执行时序；

所述主控模块基于FPGA设置，通过第一网络传输线与所述上位机连接，所述主控模块用于接收并存储所述第一标签码和所述第一标准信号，并设置与每个所述第一标准信号一一对应的第一地址码；所述主控模块还用于接收所述目标标签码和所述目标时间码，并结合所述第一地址码、所述目标标签码和所述目标时间码生成待处理信号；

所述控制信号生成模块与所述主控模块连接，用于接收所述待处理信号并处理所述待处理信号获得量子比特控制信号。

2.根据权利要求1所述的量子比特控制信号生成系统，其特征在于，所述上位机还包括第一分解模块、第一获取模块和第一确定模块，其中：

所述第一分解模块用于分解所述目标量子程序为所述基本量子逻辑门的组合；

所述第一获取模块用于获取所述目标量子程序中每一个所述基本量子逻辑门对应的所述第一标签码，记为目标标签码；

所述第一确定模块用于根据所述目标量子程序中的每一个所述基本量子逻辑门的执行时序确定每一个所述基本量子逻辑门对应的目标时间码。

3.根据权利要求2所述的量子比特控制信号生成系统，其特征在于，所述上位机为Window操作系统的工业主机，所述上位机上还设有与所述第一网络传输线连接的网络接口。

4.根据权利要求1所述的量子比特控制信号生成系统，其特征在于，所述主控模块中还包括：

第二确定模块，其根据所述时间码和时钟周期确定时钟码；其中：所述时钟码等于所述时间码/所述时钟周期；其中：所述时钟周期为处理设备的时钟周期；

第一处理模块，其根据所述时钟码形成时钟触发信号；

第一接收模块，用于接收所述时钟触发信号；

第二获取模块，用于获取与所述时钟触发信号对应的时钟码；

第三获取模块，用于获取与所述时钟码对应的目标时间码；

第四获取模块，用于获取与所述目标时间码对应的目标标签码；

第五获取模块，用于获取与所述目标标签码对应的第一地址码；

第二处理模块，用于获取与所述第一地址码对应的存储的所述第一标准信号作为待处理信号。

5.根据权利要求1所述的量子比特控制信号生成系统，其特征在于，所述主控模块包括第一创建模块和第一卷积模块，其中：

所述第一创建模块用于创建与所述第一地址码一一对应的卷积器码；其中：所述卷积器码与预设卷积器模块一一对应；

所述第一卷积模块用于对所述第一标准信号进行卷积修正处理。