[发明专利]一种高效的神经网络电路系统和方法

权利要求书

1.一种高效的神经网络电路系统，其特征在于：包括读请求仲裁单元、写请求仲裁单元、两个以上的模块读数控制单元、两个以上的模块写数控制单元、一个以上的多路选通单元、两个以上的神经网络运算模块，读请求仲裁单元与模块读数控制单元分别连接，每个模块读数控制单元分别与一个神经网络运算模块单独连接，上一级的神经网络运算模块的输出端与多路选通单元连接，多路选通单元的两个输出端分别与一个模块写数控制单元和下一级的神经网络运算模块连接，模块写数控制单元分别与写请求仲裁单元连接，其中：

读请求仲裁单元用于根据读优先级配置对各个模块读数控制单元的读请求进行仲裁,并把仲裁胜出者的读请求送往存储器进行数据读取；

写请求仲裁单元用于根据写优先级配置对各个模块写数控制单元的写请求进行仲裁,并把仲裁胜出者的写请求送往存储器进行数据写入；

神经网络运算模块用于进行神经网络运算，并将运算结果发送到与之连接的多路选通单元；

多路选通单元用于根据配置决定将数据送往下一级神经网络运算模块或者是与之连接的模块写数控制单元；

读数控制单元用于从存储器取数；

写数控制单元用于存入存储器。

2.根据权利要求1所述的一种高效的神经网络电路系统，其特征在于：还包括寄存器选通控制单元和两个配置寄存器，所述寄存器选通控制单元与神经网络运算模块连接；配置寄存器用于存储神经网络配置信息；寄存器选通控制单元用于获取与之连接的模块工作完成的信号后，从当前选择的配置寄存器切换到另一个配置寄存器。

3.根据权利要求2所述的一种高效的神经网络电路系统，其特征在于：还包括处理器，所述处理器用于获取神经网络运算模块的完成信号，将下一层的神经网络配置信息更新到已被读取的配置寄存器。

4.根据权利要求3所述的一种高效的神经网络电路系统，其特征在于：所述处理器用于在下一层要进入神经网络运算模块联合工作时，在神经网络运算模块运算完成后暂停配置寄存器的切换直到所有的神经网络运算模块运算完成。

5.根据权利要求1到4任一项所述的一种高效的神经网络电路系统，其特征在于：神经网络运算模块包括卷积乘加运算模块、激活运算模块和池化运算模块；

卷积乘加运算模块用于进行神经网络的卷积运算；

激活运算模块用于进行神经网络的激活函数运算；

池化运算模块用于进行神经网络的池化运算。

6.一种高效的神经网络运算方法，用于神经网络运算电路，其特征在于：神经网络运算电路包括读请求仲裁单元、写请求仲裁单元、两个以上的模块读数控制单元、两个以上的模块写数控制单元、一个以上的多路选通单元、两个以上的神经网络运算模块，读请求仲裁单元与模块读数控制单元分别连接，每个模块读数控制单元分别与一个神经网络运算模块单独连接，上一级的神经网络运算模块的输出端与多路选通单元连接，多路选通单元的两个输出端分别与一个模块写数控制单元和下一级的神经网络运算模块连接，模块写数控制单元分别与写请求仲裁单元连接，其中本方法包括如下步骤：

读数控制单元从存储器取数；

读请求仲裁单元根据读优先级配置对各个模块读数控制单元的读请求进行仲裁,并把仲裁胜出者的读请求送往存储器进行数据读取；

神经网络运算模块进行神经网络运算，并将运算结果发送到与之连接的多路选通单元；

多路选通单元根据配置决定将数据送往下一级神经网络运算模块或者是与之连接的模块写数控制单元；

写数控制单元用于存入存储器；

写请求仲裁单元用于根据写优先级配置对各个模块写数控制单元的写请求进行仲裁,并把仲裁胜出者的写请求送往存储器进行数据写入。

7.根据权利要求6所述的一种高效的神经网络运算方法，其特征在于：神经网络运算电路还包括寄存器选通控制单元和两个配置寄存器，所述寄存器选通控制单元与神经网络运算模块连接；

所述方法还包括步骤：

配置寄存器存储神经网络配置信息；寄存器选通控制单元获取与之连接的模块工作完成的信号后，从当前选择的配置寄存器切换到另一个配置寄存器。