[发明专利]移位寄存器单元及驱动方法、栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

第一下拉控制子电路，与复位信号端、储能子电路以及选择节点电连接，配置为在所述复位信号端的控制下，将所述复位信号端的信号传输至所述储能子电路和所述选择节点；

第二下拉控制子电路，与上拉节点、第一电压端、所述储能子电路以及所述选择节点电连接，配置为在所述上拉节点的控制下，将所述第一电压端的信号传输至所述储能子电路和所述选择节点；

所述储能子电路，还与所述第一电压端以及所述选择节点电连接，配置为对传输至所述储能子电路的信号进行存储，还配置为将存储在所述储能子电路内的信号传输至所述选择节点；

第一下拉子电路，与所述选择节点、第二电压端、所述第一电压端、所述上拉节点以及信号输出端电连接，配置为在所述第二电压端和所述选择节点的控制下，将所述第一电压端的信号传输至所述上拉节点和所述信号输出端；

第二下拉子电路，与所述选择节点、第三电压端、所述第一电压端、所述上拉节点以及所述信号输出端电连接，配置为在所述第三电压端和所述选择节点的控制下，将所述第一电压端的信号传输至所述上拉节点和所述信号输出端；

输出子电路，与所述上拉节点、时钟信号端以及所述信号输出端电连接，配置为在所述上拉节点的控制下，将所述时钟信号端的信号传输至所述信号输出端；

所述第一下拉控制子电路和所述第二下拉控制子电路控制所述第一下拉子电路和所述第二下拉子电路交替工作；

所述第一下拉子电路包括第三晶体管、第四晶体管和第五晶体管；

所述第三晶体管的栅极连接所述第二电压端，所述第三晶体管的第一极连接第一下拉节点，所述第三晶体管的第二极连接所述选择节点；

所述第四晶体管的栅极连接所述第一下拉节点，所述第四晶体管的第一极连接所述上拉节点，所述第四晶体管的第二极连接所述第一电压端；

所述第五晶体管的栅极连接所述第一下拉节点，所述第五晶体管的第一极连接所述信号输出端，所述第五晶体管的第二极连接所述第一电压端；

和/或，

所述第二下拉子电路包括第六晶体管、第七晶体管和第八晶体管；

所述第六晶体管的栅极连接所述第三电压端，所述第六晶体管的第一极连接所述选择节点，所述第六晶体管的第二极连接第二下拉节点；

所述第七晶体管的栅极连接所述第二下拉节点，所述第七晶体管的第一极连接所述上拉节点，所述第七晶体管的第二极连接所述第一电压端；

所述第八晶体管的栅极连接所述第二下拉节点，所述第八晶体管的第一极连接所述信号输出端，所述第八晶体管的第二极连接所述第一电压端。

2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：

初始化子电路，与初始化信号端、所述储能子电路以及所述选择节点电连接，配置为在所述初始化信号端的控制下，将所述初始化信号端的信号传输至所述储能子电路和所述选择节点。

3.根据权利要求1或2所述的移位寄存器单元，其特征在于，还包括：

第一输入子电路，与信号输入端以及所述上拉节点电连接，配置为在所述信号输入端的控制下，将所述信号输入端的信号传输至所述上拉节点；

和/或，

第二输入子电路，与所述复位信号端、所述第一电压端以及所述上拉节点电连接，配置为在所述复位信号端的控制下，将所述第一电压端的信号传输至所述上拉节点；

和/或，

复位子电路，与所述复位信号端、所述第一电压端以及所述信号输出端电连接，配置为在所述复位信号端的控制下，将所述第一电压端的信号传输至所述信号输出端。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一下拉控制子电路包括第一晶体管；

所述第一晶体管的栅极连接所述复位信号端，所述第一晶体管的第一极连接所述复位信号端，所述第一晶体管的第二极连接所述储能子电路和所述选择节点。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二下拉控制子电路包括第二晶体管；

所述第二晶体管的栅极连接所述上拉节点，所述第二晶体管的第一极连接所述储能子电路和所述选择节点，所述第二晶体管的第二极连接所述第一电压端。