[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，方法包括：提供衬底；在所述衬底上形成初始鳍部，所述初始鳍部包括牺牲材料层和位于牺牲材料层表面的第一材料层，相邻初始鳍部之间具有第一沟槽，所述第一沟槽底部暴露出衬底；形成初始鳍部后，在所述第一沟槽内形成第一层；形成第一层后，在所述初始鳍部内形成第二沟槽，所述第二沟槽底部暴露出衬底，且使第二沟槽与第一沟槽之间的牺牲材料层形成牺牲鳍部层，使第二沟槽与第一沟槽之间的第一材料层形成鳍部，鳍部位于牺牲鳍部层的表面；去除牺牲鳍部层，在衬底与鳍部之间形成第一鳍部开口；在所述衬底上和第一鳍部开口内形成隔离结构，所述隔离结构覆盖部分鳍部侧壁。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。鳍式场效应晶体管，栅极结构对被隔离结构覆盖的鳍部的控制能力较弱，特别是被隔离结构覆盖的鳍部的底部，同时半导体器件的关断状态的漏电流难以控制，为了减小晶体管关断状态下的漏电流，可以采用SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术避免该问题

然而，现有技术形成的半导体器件的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供衬底；在所述衬底上形成初始鳍部，所述初始鳍部包括牺牲材料层和位于牺牲材料层表面的第一材料层，相邻初始鳍部之间具有第一沟槽，所述第一沟槽底部暴露出衬底；形成初始鳍部后，在所述第一沟槽内形成第一层；形成第一层后，在所述初始鳍部内形成第二沟槽，所述第二沟槽底部暴露出衬底，且使第二沟槽与第一沟槽之间的牺牲材料层形成牺牲鳍部层，使第二沟槽与第一沟槽之间的第一材料层形成鳍部，鳍部位于牺牲鳍部层的表面；去除牺牲鳍部层，在衬底与鳍部之间形成第一鳍部开口；在所述衬底上和第一鳍部开口内形成隔离结构。

可选的，所述初始鳍部的形成方法包括：在所述衬底上形成初始牺牲材料层，所述初始牺牲材料层与衬底材料不同；在所述初始牺牲材料层上形成初始第一材料层，所述初始第一材料层与初始牺牲材料层材料不同；刻蚀所述初始第一材料层和初始牺牲材料层，在衬底上形成初始鳍部，使得所述初始第一材料层形成为第一材料层，使得所述初始牺牲材料层形成为牺牲材料层。

可选的，刻蚀所述初始第一材料层和初始牺牲材料层的方法包括：在初始第一材料层上形成第一辅助图形层，所述第一辅助图形层覆盖部分初始第一材料层表面；在第一辅助图形层侧壁形成第一掩膜层；以所述第一辅助图形层和第一掩膜层为掩膜，刻蚀所述初始第一材料层和初始牺牲材料层，在衬底上形成初始鳍部，使得所述初始第一材料层形成为第一材料层，使得所述初始牺牲材料层形成为牺牲材料层。

可选的，所述第一掩膜层的形成方法包括：在初始第一材料层上形成第一辅助图形层；在所述初始第一材料层表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部和侧壁；回刻蚀所述初始第一掩膜层，暴露出第一辅助图形层顶部表面，在第一辅助图形层侧壁形成所述第一掩膜层。

可选的，所述第二沟槽的形成方法包括：形成第一层后，去除所述第一辅助图形层，暴露出部分初始鳍部表面；去除所述第一辅助图形层后，以所述第一掩膜层为掩膜，刻蚀所述初始鳍部，形成所述第二沟槽。