[发明专利]一种半导体结构及形成方法

说明书

本发明实施例提供了一种半导体结构及形成方法。本发明实施例通过在自对准四次图形工艺过程(SAQP)中，对图案间距要求不高的部分区域的芯轴覆盖一个保护层使得芯轴保留到在后的掩膜工艺步骤中，从而可以实现在部分区域采用自对准双图形工艺(SADP)，在部分区域采用SAQP工艺。由此，可以减少掩膜数量，降低生产成本。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及形成方法。

背景技术

为了增加半导体器件的集成密度，现有技术中采用了许多不同的方法，如，自对准双图形(Self-aligned Double Patterning，SADP)工艺和自对准四次图形(Self-alignedQuadruple Patterning，SAQP)工艺等。

然而，现有的半导体结构的工艺较为复杂，生产成本较高。

发明内容

有鉴于此，本发明实施例提供了一种半导体结构的形成方法，所述方法包括：

提供半导体衬底，所述半导体衬底包括依次叠置的待图案化层、第二芯轴层以及第一芯轴层，所述半导体衬底包括用于形成第一类器件的第一区域以及用于形成第二类器件的第二区域；

刻蚀所述第一区域和所述第二区域的所述第一芯轴层，形成相互间具有预定间隔的多个第一芯轴；

在所述第一区域的所述第一芯轴的两侧形成第一侧墙；

去除所述第一区域的所述第一芯轴；

以所述第一区域的所述第一侧墙和第二区域的所述第一芯轴为掩膜，刻蚀所述第二芯轴层，以形成多个第二芯轴，其中，第一区域中的第二芯轴具有第一宽度，第二区域中的第二芯轴具有第二宽度，所述第一宽度小于所述第二宽度；

形成覆盖所述第二芯轴的两侧的第二侧墙；

去除所述第二芯轴；

以所述第二侧墙为掩膜刻蚀所述待图案化层，以在所述待图案化层上形成多个分立的图案。

进一步地，在形成第一侧墙前，所述方法还包括：

形成覆盖所述第二区域的所述第一芯轴的保护层；

在去除所述第一区域的所述第一芯轴后，所述方法还包括：

去除所述保护层。

进一步地，所述保护层的材料和所述第一侧墙的材料不同；

所述保护层的材料和所述第一芯轴层的材料不同。

进一步地，所述待图案化层为硅单晶、锗单晶或硅锗单晶，所述图案为鳍部。

进一步地，所述第一区域的所述鳍部的间距小于40nm。

进一步地，所述第二区域用于形成静态随机存取存储器，所述第一区域用于形成逻辑器件。

进一步地，所述待图案化层为金属，所述图案为金属连线。

进一步地，所述第一芯轴层的材料和所述第二芯轴层的材料不同。

进一步地，所述第一芯轴层和所述第二芯轴层间具有刻蚀停止层，

所述刻蚀停止层的材料为氧化硅、氮化硅或含碳氮化硅；

所述第一芯轴层的材料为旋涂碳或无定形碳。

进一步地，所述形成覆盖所述第一区域的所述第一芯轴的两侧的第一侧墙，包括：

沉积覆盖所述第一区域的所述第一芯轴的第一侧墙材料层；

回刻蚀所述第一侧墙材料层，以形成所述第一侧墙。