[发明专利]一种串行传输的方法、装置、设备及计算机可读存储介质

说明书

本申请公开了一种串行传输的方法，包括：当接收到输入的数据传输任务时，发送模块建立与接收模块之间的同步时钟域；根据数据传输任务生成基于同步时钟域的时钟周期的任务信号；通过信号线发送传输开始信号至接收模块，以提示接收模块传输开始；通过信号线将任务信号发送至接收模块，以使接收模块根据任务信号确定并完成数据传输任务。与现有技术相比，本申请所提供的技术方案没有I2C总线或SMBUS总线对时钟频率的限制，因此能够以更高的时钟频率进行传输，解决了现有技术中传输速率低的问题。本申请同时还提供了一种串行传输的装置、设备及计算机可读存储介质，具有上述有益效果。

技术领域

本申请涉及串行传输领域，特别涉及一种串行传输的方法、装置、设备及计算机可读存储介质。

背景技术

随着异构加速日益广泛的应用，基于FPGA的加速卡也发展迅速。加速卡FPGA通过PCIE接口与服务器主机连接，服务器主机通过PCIE接口将需要加速的数据发送给加速卡FPGA，加速卡FPGA处理完成后通过PCIE接口返回相关的数据。在FPGA相关功能模块的开发中，有些设计是直接从之前的工程中继承过来的，模块之间的接口事先已经确定，但内部的功能根据新的需求却需要修改，尤其是在没有足够多预留的信号线可供编程通信的情况下，这样就需要用有限的信号线实现传输。

目前能用较少信号线通信的总线，常见的是I2C总线，以及在I2C基础上扩展得到的SMBUS总线。然而，虽然目前I2C或者SMBUS应用很广，但是在某些特定情况下，还是不能适应，例如在时钟频率上I2C一般只有400KHz，即便最快情况下的超高速模式也只有5MHz，SMBUS要求的时钟频率就更低了，不能适应快速的传输。

因此，如何实现模块间数据的快速传输是本领域技术人员目前需要解决的技术问题。

发明内容

本申请的目的是提供一种串行传输的方法、装置、设备及计算机可读存储介质，用于实现模块间数据的快速传输。

为解决上述技术问题，本申请提供一种串行传输的方法，该方法包括：

当接收到输入的数据传输任务时，发送模块建立与接收模块之间的同步时钟域；

根据所述数据传输任务生成基于所述同步时钟域的时钟周期的任务信号；

通过信号线发送传输开始信号至所述接收模块，以提示所述接收模块传输开始；

通过所述信号线将所述任务信号发送至所述接收模块，以使所述接收模块根据所述任务信号确定并完成所述数据传输任务。

可选的，根据所述数据传输任务生成基于所述同步时钟域的时钟周期的任务信号，包括：

确定所述数据传输任务的任务类型为写入任务；

获取所述数据传输任务的写目的地址及待写入数据；

根据所述任务类型、所述写目的地址及所述待写入数据生成基于所述同步时钟域的时钟周期的写入任务信号。

可选的，所述接收模块根据所述任务信号确定并完成所述数据传输任务，包括：

所述接收模块接收所述写入任务信号；

根据所述写入信号确定所述写目的地址及所述待写入数据；

将所述待写入数据写入所述写目的地址。

可选的，根据所述数据传输任务生成基于所述同步时钟域的时钟周期的任务信号，包括：

确定所述数据传输任务的任务类型为读取任务；

获取所述数据传输任务的读目的地址；

根据所述任务类型及所述读目的地址生成基于所述同步时钟域的时钟周期的读取任务信号。