[发明专利]一种芯片隐藏硬件的检测方法、装置及存储介质

说明书

本发明实施例公开了一种芯片隐藏硬件的检测方法、装置及存储介质，涉及芯片安全技术领域，能够有效判定芯片是否存在隐藏硬件。所述方法包括：设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型；基于配置参数对被测SoC的地址空间进行扫描操作；捕获扫描过程中被测SoC的内部状态并进行分析；所述内部状态包括：系统环境的硬件资源访问状态以及相关变量值或者寄存器值；捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征。

技术领域

本发明涉及芯片安全技术领域，尤其涉及一种芯片隐藏硬件的检测方法、装置及存储介质。

背景技术

随着微电子技术的发展，集成电路单芯片的晶体管数已经可达数十亿甚至更高，芯片功能和逻辑复杂度也非常高。对于具有一定规模和复杂度的芯片，其设计、验证、制造的工作量往往要靠整个行业的上下游多家公司合作才能完成。从信息安全的角度来看，集成电路芯片在设计和制造的各个环节都可能被恶意篡改，例如植入恶意逻辑电路，用于在某些微妙的情况下改变电路功能，或在特定触发条件下泄露信息。作为高度复杂的系统，恶意逻辑具有高度隐蔽性，检测识别非常困难。

发明内容

有鉴于此，本发明实施例提供了一种芯片隐藏硬件的检测方法、装置及存储介质，通过对被测SoC的地址空间进行大范围的扫描操作，并进一步观察其内部状态和外部状态，最终有效判定是否存在硬件隐藏逻辑。

第一方面，本发明实施例提供一种芯片隐藏硬件的检测方法，包括：

设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型；

基于配置参数对被测SoC的地址空间进行扫描操作；

捕获扫描过程中被测SoC的内部状态并进行分析；所述内部状态包括：系统环境的硬件资源访问状态以及相关变量值或者寄存器值；

捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征。

根据本发明实施例的一种具体实现方式，所述扫描的操作类型包括：读操作、写操作或者读写组合操作。

根据本发明实施例的一种具体实现方式，所述基于配置参数对被测SoC的地址空间进行扫描操作，具体为：基于配置参数对被测SoC的地址空间进行Fuzzing模糊测试操作。

第二方面，本发明实施例提供一种芯片隐藏硬件的检测装置，包括：

配置生成模块，用于设置扫描相关的配置参数，包括：扫描的地址范围、扫描的操作类型；

上位机控制模块，部署于上位机，用于向所述总线操作执行模块加载配置参数；

总线操作执行模块，位于被测SoC内部，用于基于配置参数对被测SoC的地址空间进行扫描操作；

内部状态捕获分析模块，用于捕获扫描过程中被测SoC的内部状态并进行分析；所述内部状态包括：系统环境的硬件资源访问状态以及相关变量值或者寄存器值；

外部状态捕获分析模块，用于捕获扫描过程中被测SoC的外部状态并进行分析；所述外部状态包括：芯片输出信号的状态、芯片功耗或者芯片热特征。

根据本发明实施例的一种具体实现方式，所述扫描的操作类型包括：读操作、写操作或者读写组合操作。

根据本发明实施例的一种具体实现方式，所述总线操作执行模块具体为被测SoC处理器及其上的嵌入式软件模块。

根据本发明实施例的一种具体实现方式，所述内部状态捕获分析模块为被测SoC处理器上的嵌入式软件模块，用于在被测SoC内对内部状态执行本地分析操作。