[发明专利]半导体器件有效
申请号: | 201910105522.0 | 申请日: | 2016-03-28 |
公开(公告)号: | CN110061004B | 公开(公告)日: | 2023-08-29 |
发明(设计)人: | 江间泰示;安田真;水谷和宏 | 申请(专利权)人: | 联华电子日本株式会社 |
主分类号: | H10B41/30 | 分类号: | H10B41/30;H10B43/30 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 金鹏;石海霞 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
1.一种制造半导体器件的方法,包括:
在半导体衬底的第一区域中形成第一杂质区;
在所述半导体衬底的第二区域中形成第二杂质区;
在所述第一杂质区上方通过外延生长形成第一沟道区;
形成隔离膜,所述隔离膜将所述半导体衬底中的第一区域和第二区域分开;
在所述第一区域上方形成第一栅极绝缘膜;
在所述第二区域上方形成第二栅极绝缘膜;
在所述第一栅极绝缘膜和第二栅极绝缘膜上方形成栅极电极膜;
在所述第一区域上方形成所述栅极电极膜的第一栅极电极,在所述第二区域上方保留所述栅极电极膜;
在所述第一栅极电极的侧壁上和所述第一区域上方形成第一侧壁绝缘膜;
在所述第二区域上方形成所述栅极电极膜的第二栅极电极;
在所述第二栅极电极的侧壁上和所述第二区域上方形成第二侧壁绝缘膜;
在所述第一区域上方的第一栅极电极的两侧形成第一源极区和第一漏极区;以及
在所述第二区域上方的第二栅极电极的两侧形成第二源极区和第二漏极区;
其中,
第一晶体管包括第一杂质区、第一沟道区、第一栅极绝缘膜、第一栅极电极、第一侧壁绝缘膜、第一源极区和第一漏极区;
第二晶体管包括第二杂质区、第二栅极绝缘膜、第二栅极电极、第二侧壁绝缘膜、第二源极区和第二漏极区;
所述第一晶体管通过将电荷累积到所述第一侧壁绝缘膜中来存储信息;以及
所述第一杂质区包括第一杂质和第二杂质,所述第二杂质抑制所述第一杂质的扩散,所述第一杂质至少包括硼,并且所述第二杂质至少包括锗和碳;
其中,所述第一侧壁绝缘膜的宽度大于所述第二侧壁绝缘膜的宽度;
其中,所述第一栅极绝缘膜的厚度大于所述第二栅极绝缘膜的厚度。
2.根据权利要求1所述的方法,其中,所述第一沟道区的杂质浓度等于或低于1×1017cm-3。
3.根据权利要求2所述的方法,其中所述第一杂质区的杂质浓度大于1×1018cm-3。
4.根据权利要求1所述的方法,还包括:
在位于所述第一侧壁绝缘膜下方的第一漏极区和第一源极区的内侧上形成第三杂质区;
其中:
第三杂质区的杂质浓度小于第一源极区和第一漏极区的杂质浓度,并且小于第一杂质区的杂质浓度。
5.根据权利要求4所述的方法,其中:
所述第一源极区和第一漏极区包含第一导电类型的第三杂质;
所述第三杂质区包含第一导电类型的第四杂质;以及
所述第一杂质区包含与第一导电类型不同的第二导电类型的第五杂质。
6.根据权利要求4所述的方法,其中,所述第三杂质区的杂质浓度等于或小于5×1017cm-3。
7.根据权利要求4所述的方法,其中,所述第一杂质区的杂质浓度大于1×1018cm-3。
8.根据权利要求4所述的方法,还包括:
在所第二侧壁绝缘膜下方的第二漏极区和第二源极区的内侧上形成第四杂质区;
其中:
所述第四杂质区的杂质浓度小于所述第二源极区和第二漏极区的杂质浓度;以及
所述第三杂质区的杂质浓度等于或小于所述第四杂质区的杂质浓度的十分之一。
9.根据权利要求1所述的方法,还包括:
在所述半导体衬底的第一杂质区下方形成第五杂质区;
其中,所述第五杂质区的杂质浓度大于所述第一沟道区的杂质浓度。
10.根据权利要求4所述的方法,其中,所述第一杂质区接触所述第三杂质区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子日本株式会社,未经联华电子日本株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910105522.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:集成电路器件及其制造方法
- 下一篇:闪存及其制造方法