[发明专利]半导体器件及其制造方法及包括该器件的电子设备

说明书

公开了一种半导体器件及其制造方法及包括该器件的电子设备。半导体器件包括：衬底；依次叠置在衬底上且彼此邻接的第一源/漏区、沟道区和第二源/漏区，围绕沟道区的外周形成有栅堆叠；其中，栅堆叠包括各自以不同的阈值电压对不同的沟道层部分进行控制的多个栅电极，沟道层包括在多个栅电极控制下能够形成反型层的半导体层。

技术领域

本申请涉及半导体领域，具体地，涉及竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

背景技术

水平型半导体器件(例如金属氧化物半导体场效应晶体管(MOSFET))被广泛用于各种电子设备中。在水平型MOSFET中，晶体管的源极、栅极和漏极沿大致平行于衬底的顶部表面的方向布置，会导致器件沿水平方向的面积不易进一步缩小的问题，因而不利于电子设备的集成，并使电子设备的制造成本难于降低，从而限制了器件的使用。为解决上述问题，已经开始采用竖直型器件。在竖直型MOSFET中，晶体管的源极、栅极和漏极沿大致垂直于衬底的顶部表面的方向布置，因而竖直型器件更容易缩小。

现有技术中，在竖直型器件的使用方面主要存在如下问题，一方面，如果采用多晶的沟道材料，则将大大增加沟道电阻，从而难于在竖直方向上堆叠多个竖直型器件，因为这会导致过高的电阻。如果采用单晶的沟道材料，则存在栅长和栅极与源/漏极的相对位置难于控制等问题。另一方面，随着器件的缩小，器件的沟道长度也会随之减小。一般地，当沟道长度小于0.18μm时，短沟道效应将表现得明显，使半导体器件的性能变差。

发明内容

有鉴于此，本申请的目的至少部分地在于提供一种能够改善半导体器件的短沟道效应并能够降低器件电阻的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

根据本申请的第一方面，提供了一种半导体器件，包括：衬底；依次叠置在衬底上且彼此邻接的第一源/漏区、沟道区和第二源/漏区，围绕沟道区的外周形成有栅堆叠；其中，栅堆叠包括各自以不同的阈值电压对不同的沟道层部分进行控制的多个栅电极，沟道层包括在多个栅电极控制下能够形成反型层的半导体层。

根据本申请的第二方面，提供了一种制造半导体器件的方法，包括：在衬底上依次形成第一材料层和第二材料层；在衬底、第一材料层和第二材料层上限定半导体器件的有源区，有源区包括沟道区；在衬底和第二材料层上分别形成第一源/漏区和第二源/漏区；以及围绕沟道区的外周形成栅堆叠；其中，在形成栅堆叠的过程中，还包括形成各自以不同的阈值电压对不同的沟道层部分进行控制的多个栅电极，沟道层包括在多个栅电极控制下能够形成反型层的半导体层。

根据本申请的第三方面，提供了一种电子设备，包括由上述半导体器件形成的集成电路。

根据本申请的实施例，通过提供具有多个栅电极的栅堆叠，并通过不同的栅电极以不同的阈值电压对不同的沟道层部分进行控制，从而能够在减小源/漏结深，即改善短沟道效应的同时降低器件的电阻，有利于提高器件的集成度。进一步地，由于较低的阈值电压有利于沟道层在导通时降低电阻，而较高的阈值电压有利于可靠地关闭沟道层，因此本申请的实施例能够使半导体器件导通时沟道层的电阻更小或开态电流更大，同时能够使半导体器件可靠地截止，减小关态时的漏电流，即改善半导体器件的开关性能。另外，半导体器件的沟道采用单晶的沟道材料，有效地解决了现有技术中栅长和栅极与源/漏极的相对位置难于控制的问题。

附图说明

通过以下参照附图对本申请实施例的描述，本申请的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本申请实施例的半导体器件的结构示意图；

图2至图19示出了根据本申请实施例的制造半导体器件的流程的示意图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式