[发明专利]外延结构制造方法和外延结构有效
申请号: | 201910110404.9 | 申请日: | 2019-02-11 |
公开(公告)号: | CN111554563B | 公开(公告)日: | 2022-07-29 |
发明(设计)人: | 谈科伟 | 申请(专利权)人: | 苏州能讯高能半导体有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;C23C16/52 |
代理公司: | 北京超凡志成知识产权代理事务所(普通合伙) 11371 | 代理人: | 唐维虎 |
地址: | 215000 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 外延 结构 制造 方法 | ||
1.一种外延结构制造方法,其特征在于,包括:
提供多个衬底,并基于翘曲度将所述多个衬底进行分类,得到至少一个衬底组,其中,同一衬底组中的各衬底的翘曲度属于相同的预设范围、不同衬底组中各衬底的翘曲度属于不同的预设范围;
在一个衬底组中获取至少两个衬底;
通过同一设备、同一工艺在所述至少两个衬底中的每一个衬底的一面外延生长形成一匹配层,以通过该匹配层和该衬底之间形成的应力对该衬底的翘曲度进行调整;
同一个衬底组中各衬底的材料相同,该方法还包括:
基于每一个衬底组对应的材料和该衬底组对应的预设范围预先确定一外延生长参数,其中,基于不同的材质、不同预设范围确定的外延生长参数不同;
所述通过同一设备、同一工艺在所述至少两个衬底中的每一个衬底的一面外延生长形成对应的一匹配层的步骤,包括:
获取所述至少两个衬底预先确定的外延生长参数;
通过同一设备、同一工艺在所述至少两个衬底中的每一个衬底的一面按照获取的外延生长参数生长形成一匹配层。
2.根据权利要求1所述的外延结构制造方法,其特征在于,所述基于每一个衬底组对应的材质和该衬底组对应的预设范围预先确定一外延生长参数的步骤,具体为:
基于每一个衬底组对应的材质和该衬底组对应的预设范围预先确定所述匹配层的厚度,其中,所述匹配层包括成核层和/或缓冲层,该成核层的厚度为10~200nm,该缓冲层的厚度为0.5~2μm。
3.根据权利要求2所述的外延结构制造方法,其特征在于,所述基于每一个衬底组对应的材质和该衬底组对应的预设范围预先确定所述匹配层的厚度的步骤,包括:
基于所述衬底组的材质和所述匹配层的材质,确定需要所述匹配层提供的应力的类型,其中,该应力包括压应力和张应力;
若需要所述匹配层提供压应力,则根据第一预设关系和所述衬底组对应的预设范围确定所述匹配层的厚度,其中,基于第一预设关系确定所述匹配层的厚度时,任意两个预设范围中,翘曲度较大的一个预设范围对应的匹配层的厚度小于翘曲度较小的一个预设范围对应的匹配层的厚度;
若需要所述匹配层提供张应力,则根据第二预设关系和所述衬底组对应的预设范围确定所述匹配层的厚度,其中,基于第二预设关系确定所述匹配层的厚度时,任意两个预设范围中,翘曲度较大的一个预设范围对应的匹配层的厚度大于翘曲度较小的一个预设范围对应的匹配层的厚度。
4.根据权利要求1-3任意一项所述的外延结构制造方法,其特征在于,该方法还包括:
在每一个所述匹配层远离所述衬底的一面外延生长形成厚度为0.1~0.5μm的沟道层;
在每一个所述沟道层远离所述匹配层的一面外延生长形成厚度为10~50nm的势垒层;
在每一个所述势垒层远离所述沟道层的一面外延生长形成厚度为1~10nm的帽层。
5.一种外延结构制造方法,其特征在于,包括:
提供包括第一衬底和第二衬底的至少两个衬底,其中,所述第一衬底具有第一翘曲度,所述第二衬底具有不同于所述第一翘曲度的第二翘曲度;
在所述第一翘曲度和所述第二翘曲度属于不同的预设范围时,通过不同的设备和/或不同的工艺分别在所述第一衬底上生长形成第一匹配层、在所述第二衬底上生长形成第二匹配层,以通过所述第一匹配层与所述第一衬底之间形成的应力对该第一衬底的翘曲度进行调整、通过所述第二匹配层与所述第二衬底之间形成的应力对该第二衬底的翘曲度进行调整。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州能讯高能半导体有限公司,未经苏州能讯高能半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910110404.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造