[发明专利]芯片电连接缺陷的检测方法

权利要求书

1.一种芯片电连接缺陷的检测方法，所述芯片包括衬底和衬底上的电连接结构，所述电连接结构包括彼此连接的多个层面的导电通道和多个层面的互连线，包括：

去除所述衬底，以暴露所述衬底上的有源区相连接的最下部层面的导电通道的端部；

采用电子扫描显微镜的第一模式，从最下部层面的导电通道开始,获得所述多个层面的导电通道的形貌图像；

采用电子扫描显微镜的第二模式，从最下部层面的互连线开始,获得所述多个层面的互连线的形貌图像；

在所述多个层面的导电通道的形貌图像中，根据不同导电通道的端部的衬度，获得随后层面的互连线的缺陷定位信息；以及

在所述多个层面的互连线的形貌图像中，根据所述缺陷定位信息发现缺陷位置。

2.根据权利要求1所述的检测方法，其中，所述多个层面的导电通道和所述多个层面的互连线交替堆叠，所述多个层面的互连线横向延伸，所述多个层面的导电通道纵向延伸，所述多个层面的导电通道和所述多个层面的互连线彼此连接，以形成所述有源区的导电路径。

3.根据权利要求2所述的检测方法，在获得所述多个层面的导电通道的形貌图像时，预先去除相应层面的导电通道靠近所述衬底的覆盖层，以暴露所述导电通道的端部。

4.根据权利要求2所述的检测方法，在获得所述多个层面的互连线的形貌图像时，预先去除相应层面的互连线靠近所述衬底的覆盖层，以暴露所述互连线的表面。

5.根据权利要求1所述的检测方法，其中，所述第一模式的工作电压为500V～5KV，所述第二模式的工作电压为5KV～15KV。

6.根据权利要求1所述的检测方法，其中，根据所述衬度选择所述第一模式的工作电压，使得在缺陷和正常的导电路径中的导电通道的端部的衬度大于预定值。

7.根据权利要求1所述的检测方法，其中，根据所述互连 线的形貌图像的空间分辨率选择所述第二模式的工作电压，使得在形貌图像中可以分辨所述互连线的形貌特征。

8.根据权利要求6或7所述的检测方法，其中，所述第一模式的工作电压比所述第二模式的工作电压低。

9.根据权利要求8所述的检测方法，其中，所述第一模式获得的形貌图像的空间分辨率低于所述第二模式获得的形貌图像的空间分辨率。