[发明专利]半导体装置及其制造方法

说明书

实施方式提供一种能够良好地贴合多个半导体衬底上的材料层的半导体装置及其制造方法。实施方式的半导体装置具备第1半导体衬底、第1绝缘膜、第1金属层、第1电极部、第2半导体衬底、第2绝缘膜、及第2电极部。第1绝缘膜设置在第1半导体衬底的第1面，且形成着第1槽。第1金属层被覆第1槽的内表面。第1电极部设置在第1金属层上并嵌入至第1槽内。第2半导体衬底具有与第1半导体衬底的第1面对向的第2面。第2绝缘膜设置在第2半导体衬底的第2面，与第1绝缘膜贴合，且形成着第2槽。第2电极部嵌入至第2槽内，并与第1电极部连接。第1金属层的端部比第1绝缘膜的表面更向第1半导体衬底侧凹陷。

[相关申请]

本申请享有以日本专利申请2018-170689号(申请日：2018年9月12日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本实施方式涉及一种半导体装置及其制造方法。

背景技术

正在开发将多个半导体衬底贴合以将分别形成在该多个半导体衬底的电极等相互连接的技术。然而，存在当使半导体衬底上的材料层平坦化时其一部分突出的情况。在该情况下，当贴合半导体衬底时，存在于半导体衬底间的界面形成间隙而导致产生电极间的连接不良或者半导体衬底间的贴合不良的顾虑。

发明内容

实施方式提供一种能够良好地贴合多个半导体衬底上的材料层的半导体装置及其制造方法。

实施方式的半导体装置具备第1半导体衬底、第1绝缘膜、第1金属层、第1电极部、第2半导体衬底、第2绝缘膜、及第2电极部。第1绝缘膜设置在第1半导体衬底的第1面，且形成着第1槽。第1金属层被覆第1槽的内表面。第1电极部设置在第1金属层上并嵌入至第1槽内。第2半导体衬底具有与第1半导体衬底的第1面对向的第2面。第2绝缘膜设置在第2半导体衬底的第2面，与第1绝缘膜贴合，且形成着第2槽。第2电极部嵌入至第2槽内，并与第1电极部连接。第1金属层的端部比第1绝缘膜的表面更向第1半导体衬底侧凹陷。

附图说明

图1是表示本实施方式的半导体装置的配线部分的一例的剖视图。

图2是表示图1的虚线框B内的构成例的剖视图。

图3(A)、3(B)、4(A)、4(B)、5(A)、5(B)、6(A)、(B)是表示第1装置D1的制造方法的一例的剖视图。

图7(A)及(B)是图6(A)及(B)所示的虚线框B的放大剖视图。

图8(A)、8(B)、8(C)、9(A)、9(B)、9(C)是对第1衬底与第2衬底的贴合过程进行说明的图。

图10是表示在贴合面偏移的第1及第2装置的一部分的剖视图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。本实施方式并不限定本发明。在以下的实施方式中，半导体衬底的上下方向表示将设置着半导体元件的表面或其相反侧的背面设为上的情况下的相对方向，存在与依据重力加速度的上下方向不同的情况。附图是示意图或概念图，各部分的比率等未必与实物相同。在说明书与附图中，对于与关于已出现过的附图而在上文中说明过的要素相同的要素标注相同的符号，并适当省略详细的说明。

图1是表示本实施方式的半导体装置的配线部分的一例的剖视图。半导体装置1包含设置在衬底11的第1装置D1、及设置在衬底12的第2装置D2。第1及第2装置D1、D2并无特别限定，例如可为半导体存储器及其控制器。

(第1装置D1的构成)

第1装置D1具备衬底11、绝缘膜21、配线31、接触插塞41、阻挡金属51、及电极部61。