[发明专利]碳化硅MOSFET器件及其制备方法

说明书

一种碳化硅MOSFET器件及其制备方法。所述碳化硅MOSFET器件自下而上包括漏电极，N+衬底和N‑外延层；N‑外延层具有第一P‑阱区，第一P‑阱区中具有P+区和N+区；还包括：第一金属，第一金属与P+区上表面和部分N+区上表面形成第一欧姆接触；第二P‑阱区，位于相邻两个第一P‑阱区之间，第二P‑阱区与两侧的第一P‑阱区均具有第一间隔，第二P‑阱区包围有沟槽；第二金属，第二金属覆盖沟槽表面以形成第二欧姆接触，第二金属同时覆盖第一间隔上表面以形成肖特基接触。所述碳化硅MOSFET器件提升器件续流能力的同时，防止肖特基接触区在器件工作在高压阻断模式时泄漏电流过大的问题。

技术领域

本发明涉及半导体领域，尤其涉及一种碳化硅MOSFET器件及其制备方法。

背景技术

近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。硅(Si)基电力电子器件由于材料本身的限制已无法满足系统应用的要求。

碳化硅(SiC)材料作为第三代半导体材料的代表，在诸多特性上均远好于硅材料。碳化硅MOSFET器件作为近些年商业化的器件，在导通电阻、开关时间、开关损耗和散热性能等方面，均有着替代现有IGBT的巨大潜力。

但是，由于碳化硅材料的禁带宽度较大，碳化硅MOSFET器件内部集成的寄生PiN二极管开启电压大多在3V左右，无法为碳化硅MOSFET器件本身提供续流作用。因此，在全桥等电力电子系统应用中，经常要反并联一个肖特基二极管作为续流二极管使用，大大增加了系统的面积。

集成了结势垒肖特基二极管的碳化硅MOSFET器件解决了这一难题。

但是，集成传统结势垒肖特基二极管的碳化硅MOSFET器件依然存在诸多问题，主要表现在为了使得肖特基二极管拥有较好的续流能力，需要较大的肖特基接触区面积。较大的肖特基接触区面积一方面使得MOSFET正常工作时有较大的泄漏电流，另一方面也增加了碳化硅MOSFET器件的元胞面积，增加了芯片制备成本。

更多有关现有集成结势垒肖特基二极管的碳化硅MOSFET器件的内容，可以参考公开号为CN106876485A和CN108807504A的中国专利(申请)。

发明内容

本发明解决的问题是提供一种碳化硅MOSFET器件及其制备方法，为解决上述问题，本发明提供一种碳化硅MOSFET器件，所述器件自下而上包括漏电极，N+衬底和N-外延层；所述N-外延层具有第一P-阱区，所述第一P-阱区中具有P+区和N+区(此时第一P-阱区深度大于N+区和P+区深度)；还包括：第一金属，所述第一金属与所述P+区上表面和部分所述N+区上表面形成第一欧姆接触；栅介质层，位于部分所述N+区、部分所述P-阱区和部分所述N-外延层上表面；栅极，位于所述栅介质层上；隔离介质层，覆盖所述栅极侧面和所述栅极上表面；至少一个第二P-阱区，所述第二P-阱区位于相邻两个所述第一P-阱区之间，所述第二P-阱区与所述第一P-阱区之间具有第一间隔，所述第二P-阱区包围有沟槽；第二金属，所述第二金属覆盖所述沟槽表面以形成第二欧姆接触，所述第二金属同时覆盖所述第一间隔上表面以形成肖特基接触；第三金属，所述第三金属覆盖所述隔离介质层、所述第一金属和所述第二金属。其中，所述第一金属、所述第二金属和第三金属均作为源电极的一部分，或者说源电极包括了所述第一金属、所述第二金属和第三金属。具体的，第一欧姆接触为其中一部分源极欧姆接触，之后通过第三金属，使第一金属和第二金属连接。第一欧姆接触与第二欧姆接触和肖特基接触相连接的，它们形成了相应的MOS器件的源电极。

由上述结构可知，肖特基接触位于两个相邻第一P-阱区之间，即相应的沟槽结势垒肖特基二极管位于MOS器件中两个相邻的源极(N+区)之间。

所述第二P-阱区的深度大于所述第一P-阱区的深度。