[发明专利]信号校正电路、存储器存储装置及信号校正方法有效
申请号: | 201910116821.4 | 申请日: | 2019-02-15 |
公开(公告)号: | CN111585547B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 吴仁钜;廖宇强 | 申请(专利权)人: | 群联电子股份有限公司 |
主分类号: | H03K5/13 | 分类号: | H03K5/13;G11C29/12 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 罗英;臧建明 |
地址: | 中国台湾*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 信号 校正 电路 存储器 存储 装置 方法 | ||
1.一种信号校正电路,包括:
第一相位内插器,用以接收多个第一信号并根据所述多个第一信号产生多个第一正交信号;
第二相位内插器,连接至所述第一相位内插器并用以根据所述多个第一正交信号产生第二信号;
相位检测器,连接至所述第二相位内插器并用以检测所述第二信号与所述多个第一信号的其中之一之间的相位差;
控制电路,连接至所述相位检测器并用以根据所述相位差产生校正参数;以及
延迟电路,连接至所述第一相位内插器与所述控制电路并用以根据所述校正参数调整所述多个第一信号的至少其中之一,以使所述多个第一信号包括多个第二正交信号。
2.根据权利要求1所述的信号校正电路,其中所述第一相位内插器根据所述多个第一信号产生所述多个第一正交信号的操作包括:
对所述多个第一信号中的同相分量信号与正交分量信号执行相位内插,以产生所述多个第一正交信号的其中之一。
3.根据权利要求1所述的信号校正电路,其中所述控制电路根据所述相位差产生所述校正参数的操作包括:
根据所述相位差与所述多个第一信号中的同相分量信号与正交分量信号之间的预设正交关系,产生所述校正参数。
4.根据权利要求3所述的信号校正电路,其中所述控制电路根据所述相位差与所述多个第一信号中的所述同相分量信号与所述正交分量信号之间的所述预设正交关系,产生所述校正参数的操作包括:
将所述第二信号的相位设定为第一相位;
获得所述第一相位与所述同相分量信号的相位之间的第一差值;
将所述第二信号的所述相位设定为第二相位;
获得所述第二相位与所述正交分量信号的相位之间的第二差值;以及
根据所述第一差值、所述第二差值及所述同相分量信号与所述正交分量信号之间的所述预设正交关系,产生所述校正参数。
5.根据权利要求1所述的信号校正电路,其中所述延迟电路根据所述校正参数调整所述多个第一信号的所述至少其中之一,以使所述多个第一信号包括所述多个第二正交信号的操作包括:
根据所述校正参数延迟所述多个第一信号中的同相分量信号与正交分量信号的至少其中之一,以使所述同相分量信号与所述正交分量信号彼此正交。
6.根据权利要求1所述的信号校正电路,还包括:
多工器,连接至所述延迟电路与所述相位检测器,
其中所述多工器用以根据选择信号将所述多个第一信号的所述其中之一传递至所述相位检测器。
7.根据权利要求1所述的信号校正电路,还包括:
时脉数据回复电路,连接至所述第一相位内插器,
其中所述时脉数据回复电路用以接收所述多个第二正交信号与数据信号并产生输出时脉。
8.一种存储器存储装置,包括:
连接接口单元,用以连接至主机系统;
可复写式非易失性存储器模块;以及
存储器控制电路单元,连接至所述连接接口单元与所述可复写式非易失性存储器模块,
其中所述连接接口单元包括信号校正电路,
所述信号校正电路用以接收多个第一信号并根据所述多个第一信号产生多个第一正交信号,
所述信号校正电路还用以根据所述多个第一正交信号产生第二信号,
所述信号校正电路还用以检测所述第二信号与所述多个第一信号的其中之一之间的相位差,
所述信号校正电路还用以根据所述相位差产生校正参数,并且
所述信号校正电路还用以根据所述校正参数调整所述多个第一信号的至少其中之一,以使所述多个第一信号包括多个第二正交信号。
9.根据权利要求8所述的存储器存储装置,其中所述信号校正电路根据所述多个第一信号产生所述多个第一正交信号的操作包括:
对所述多个第一信号中的同相分量信号与正交分量信号执行相位内插,以产生所述多个第一正交信号的其中之一。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于群联电子股份有限公司,未经群联电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910116821.4/1.html,转载请声明来源钻瓜专利网。