[发明专利]形成半导体器件的方法在审
申请号: | 201910117136.3 | 申请日: | 2019-02-15 |
公开(公告)号: | CN110164816A | 公开(公告)日: | 2019-08-23 |
发明(设计)人: | 河阪俊行;仓知俊介 | 申请(专利权)人: | 住友电工光电子器件创新株式会社 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/50 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 张苏娜;樊晓焕 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 衬底 半导体器件 第二金属层 金属层 通孔 沉积 第一金属层 次表面 焊料 电镀 去除 贴片 暴露 | ||
1.一种形成半导体器件的方法,该半导体器件设有具有主表面和与所述主表面相对的次表面的衬底,所述主表面在其中设有半导体有源器件,所述衬底具有衬底通孔,该衬底通孔从所述次表面穿过到达所述主表面中的所述半导体有源器件,所述方法包括以下步骤:
在所述次表面和所述衬底通孔内沉积含有镍(Ni)的第一金属层;
通过电镀在所述第一金属层上沉积第二金属层;
在所述第二金属层上沉积第三金属层,该第三金属层包含Ni和钛(Ti)中的至少一者;
通过部分地去除所述第三金属层,从而暴露除了所述衬底通孔和所述衬底通孔的周边之外的部分中的所述第二金属层;和
通过在所述衬底的所述次表面和组装衬底之间插入焊料,从而将所述半导体器件贴片在所述组装衬底上。
2.根据权利要求1所述的方法,
其中沉积所述第一金属层的步骤依次沉积镍和铬的合金(NiCr)层和金(Au)层,NiCr层和Au层各自的厚度为50nm至200nm。
3.根据权利要求2所述的方法,
其中沉积所述第二金属层的步骤在除了对应于划线的区域之外的部分中进行金(Au)的选择性镀覆;
其中暴露所述第二金属层的步骤还包括:在部分地暴露所述第二金属层的步骤之后,通过去除所述第一金属层中的所述Au层来暴露所述第一金属层中的所述NiCr层的步骤。
4.根据权利要求3所述的方法,
其中暴露所述第二金属层的步骤还包括:在暴露所述NiCr层的步骤之后,去除所述第一金属层中的所述NiCr层以暴露所述衬底的所述次表面的步骤,所述对应于划线的区域中没有留下金属。
5.根据权利要求1所述的方法,
其中沉积所述第三金属层的步骤沉积厚度为20nm至200nm的Ni和Cr的合金。
6.根据权利要求1所述的方法,
其中暴露所述第二金属层的步骤在所述衬底通孔的周边中留下所述第三金属层,该衬底通孔的周边的宽度为至少10μm。
7.根据权利要求1所述的方法,
其中沉积所述第二金属层的步骤在选择性镀覆中使用所述第一金属层作为籽晶层进行电镀。
8.根据权利要求7所述的方法,
其中沉积所述第二金属层的步骤沉积厚度为5μm至10μm的Au层。
9.根据权利要求1所述的方法,
在沉积所述第一金属层的步骤之前,还包括以下步骤:
在所述衬底的所述次表面中沉积籽晶金属层;
使用所述籽晶金属层作为籽晶金属,通过电镀选择性地形成金属掩模,所述金属掩模具有这样的开口,该开口在要形成所述衬底通孔的部分中暴露所述籽晶金属层;和
将所述籽晶金属层和所述衬底依次蚀刻至形成在所述衬底的所述主表面中的所述半导体有源器件。
10.根据权利要求9所述的方法,
在形成所述衬底通孔的步骤之前,还包括将所述衬底减薄至这样的厚度的步骤,该厚度与所述开口的宽度的纵横比为0.5至10。
11.根据权利要求1所述的方法,
其中将所述半导体器件贴片的步骤不会在所述衬底通孔中留下焊料。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于住友电工光电子器件创新株式会社,未经住友电工光电子器件创新株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910117136.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造