[发明专利]一种集成电路性能的优化方法

权利要求书

1.一种集成电路性能的优化方法，其特征在于，所述优化方法包括：

提供一集成电路，所述集成电路设置有至少一个晶体管；

将所述集成电路划分为多个子电路区域；

获取所述集成电路的性能要求；

依据所述集成电路的性能要求确定所述晶体管的性能；

依据所述晶体管的性能确定覆盖至所述晶体管的栅极结构上的应力绝缘膜；所述确定覆盖至所述晶体管的栅极结构上的应力绝缘膜，包括：确定所述子电路区域在所述集成电路中的信号流顺序；依据所述信号流顺序对所述子电路区域中的晶体管按照所述晶体管的性能确定覆盖至所述晶体管的栅极结构上的应力绝缘膜；

其中，所述应力绝缘膜用于改变所述晶体管的性能。

2.根据权利要求1所述的优化方法，其特征在于，所述依据所述晶体管的性能确定覆盖至所述晶体管的栅极结构上的应力绝缘膜，包括：

依据所述晶体管的性能确定覆盖至所述晶体管的栅极结构上的应力绝缘膜的类型；

所述应力绝缘膜的类型包括：张应力绝缘膜、压应力绝缘膜和无应力绝缘膜。

3.根据权利要求1所述的优化方法，其特征在于，所述依据所述晶体管的性能确定覆盖至所述晶体管的栅极结构上的应力绝缘膜，包括：

依据所述晶体管的性能确定覆盖至所述晶体管的栅极结构上的应力绝缘膜的应力密度。

4.根据权利要求3所述的优化方法，其特征在于，所述确定覆盖至所述晶体管的栅极结构上的应力绝缘膜的应力密度，包括：

从预设的应力绝缘膜的应力密度列表中确定应力绝缘膜的应力密度；

或，从预设的应力绝缘膜的应力密度列表中至少一个连续区间内确定应力绝缘膜的应力密度。

5.根据权利要求4所述的优化方法，其特征在于，所述确定覆盖至所述晶体管的栅极结构上的应力绝缘膜的应力密度，还包括：

对所述确定的绝缘膜的应力密度进行简并。

6.根据权利要求1所述的优化方法，其特征在于，每个所述子电路区域至少包括本级触发器或锁存器、前端组合逻辑电路和前级触发器或锁存器，所述获取所述集成电路结构的性能，包括：

依据所述本级触发器或锁存器所连接的时钟信号频率和占空比，所述本级触发器或锁存器的建立时间、保持时间和输出延时时间，所述前端组合逻辑电路的延时时间获取所述子电路区域的性能。

7.根据权利要求6所述的优化方法，其特征在于，所述依据所述信号流顺序对所述子电路区域中的晶体管按照所述晶体管的性能确定覆盖至所述晶体管的栅极结构上的应力绝缘膜，包括：

依据已确定的前级触发器或锁存器电路中晶体管栅极结构所覆盖的应力绝缘膜，覆盖本级触发器或锁存器电路中晶体管栅极结构的应力绝缘膜。

8.根据权利要求7所述的优化方法，其特征在于，所述优化方法还包括：

获取所述晶体管的性能参数；

其中，所述性能参数至少包括栅宽、栅长和叉指数。

9.根据权利要求8所述的优化方法，其特征在于，所述优化方法还包括：

依据所述晶体管的性能确定所述晶体管的源极接触区域和漏极接触区域是否掺杂Ge元素。

10.根据权利要求9所述的优化方法，其特征在于，所述优化方法还包括：

采用至少一组器件模型对所述集成电路的性能要求进行评估，其中，每个晶体管对应一组器件模型；

所述一组器件模型中的各个模型分别对应所述晶体管在不同应力绝缘膜类型参数值、应力密度参数值、源极接触区域和漏极接触区域掺杂Ge元素参数值下的模型；

每个晶体管依据在应力绝缘膜类型参数值、应力密度参数值、源极接触区域和漏极接触区域掺杂Ge元素参数值中所选用的至少一个参数值，从晶体管相对应的一组模型中选择一个目标模型。