[发明专利]储存装置及快取区定址方法

权利要求书

1.一种储存装置，其特征在于，包括：

一存储器模块；

一缓冲器，包括一快取区；

一存储器控制器，耦接至该存储器模块及该缓冲器；以及

一快取区定址电路，耦接至该存储器控制器及该缓冲器，且用以执行：

接收来自该存储器控制器的一逻辑地址；

判断该逻辑地址是否落于对应于该快取区的一逻辑地址区间；

当该逻辑地址落于对应于该快取区的该逻辑地址区间，依据一基础地址将该逻辑地址映射至位于该快取区的一第一物理地址；以及

当该逻辑地址不落于对应于该快取区的该逻辑地址区间，将该逻辑地址映射至位于该缓冲器的一第二物理地址。

2.如权利要求1所述的储存装置，其特征在于，该快取区定址电路包括：

一比较器，用以依据该逻辑地址及该快取区的该逻辑地址区间产生一选择信号；

一第一运算单元，用以依据该基础地址将该逻辑地址映射至该快取区的该第一物理地址；

一第二运算单元，用以将该逻辑地址映射至位于该缓冲器的该第二物理地址；以及

一选择单元，耦接至该比较器、该第一运算单元及该第二运算单元，且用以依据该选择信号输出该第一物理地址及该第二物理地址的其中之一。

3.如权利要求2所述的储存装置，其特征在于，该快取区的该逻辑地址区间包括一起始逻辑地址及一结束逻辑地址，该比较器比较该逻辑地址是否大于或等于该起始逻辑地址并且小于或等于该结束逻辑地址，当该逻辑地址大于或等于该起始逻辑地址并且小于或等于该结束逻辑地址，该比较器判断该逻辑地址落于该快取区的该逻辑地址区间且输出为一第一设定值的该选择信号，当该逻辑地址小于该起始逻辑地址或大于该结束逻辑地址，该比较器判断该逻辑地址不落于该快取区的该逻辑地址区间且输出为一第二设定值的该选择信号。

4.如权利要求2所述的储存装置，其特征在于，该比较器取该逻辑地址的部分数值与该快取区的该逻辑地址区间的部分数值进行比较，以判断该逻辑地址是否落于该快取区的该逻辑地址区间。

5.如权利要求1所述的储存装置，其特征在于，该快取区定址电路整合于该存储器控制器。

6.一种快取区定址方法，其特征在于，包括：

由一快取区定址电路接收来自一存储器控制器的一逻辑地址；

由该快取区定址电路判断该逻辑地址是否落于对应于一缓冲器的一快取区的一逻辑地址区间；

当该逻辑地址落于对应于该快取区的该逻辑地址区间，由该快取区定址电路依据一基础地址将该逻辑地址映射至位于该快取区的一第一物理地址；以及

当该逻辑地址不落于对应于该快取区的该逻辑地址区间，由该快取区定址电路将该逻辑地址映射至位于该缓冲器的一第二物理地址。

7.如权利要求6所述的快取区定址方法，其特征在于，在由该快取区定址电路判断该逻辑地址是否落于对应于一缓冲器的一快取区的一逻辑地址区间的步骤中，该快取区定址电路依据所述判断的结果产生一选择信号，且该快取区定址方法更包括：

由该快取区定址电路依据该选择信号输出该第一物理地址及该第二物理地址的其中之一。

8.如权利要求7所述的快取区定址方法，其特征在于，该快取区的该逻辑地址区间包括一起始逻辑地址及一结束逻辑地址，该快取区定址电路比较该逻辑地址是否大于或等于该起始逻辑地址并且小于或等于该结束逻辑地址，当该逻辑地址大于或等于该起始逻辑地址并且小于或等于该结束逻辑地址，该快取区定址电路判断该逻辑地址落于该快取区的该逻辑地址区间且输出为一第一设定值的该选择信号，当该逻辑地址小于该起始逻辑地址或大于该结束逻辑地址，该快取区定址电路判断该逻辑地址不落于该快取区的该逻辑地址区间且输出为一第二设定值的该选择信号。

9.如权利要求7所述的快取区定址方法，其特征在于，该快取区定址电路取该逻辑地址的部分数值与该快取区的该逻辑地址区间的部分数值进行比较，以判断该逻辑地址是否落于该快取区的该逻辑地址区间。

10.如权利要求6所述的快取区定址方法，其特征在于，该快取区定址电路将该逻辑地址依据该基础地址映射至该第一物理地址时，将该逻辑地址与该基础地址进行加法运算或减法运算，以产生该第一物理地址。