[发明专利]半导体器件在审
申请号: | 201910122847.X | 申请日: | 2019-02-19 |
公开(公告)号: | CN110176924A | 公开(公告)日: | 2019-08-27 |
发明(设计)人: | 樫原洋次 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H03K19/0185 | 分类号: | H03K19/0185 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李辉 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶体管 第一导电类型 击穿电压 半导体器件 电平移位器 串联耦合 防止电路 成对的 交叉耦合晶体管 输入晶体管 导电类型 耦合 高电势 裕量 | ||
1.一种半导体器件,包括:
电平移位器,
其中所述电平移位器包括:
锁存电路,包括成对的第一导电类型交叉耦合晶体管,每个第一导电类型交叉耦合晶体管被耦合到第一电源节点,高电源电压被输入到所述第一电源节点;
输入电路,包括成对的第二导电类型晶体管,每个第二导电类型晶体管被耦合到第二电源节点、并且具有接收去往所述电平移位器的互补输入信号的相应栅极,参考电压被输入到所述第二电源节点;以及
超过击穿电压防止电路,被耦合在所述锁存电路与所述输入电路之间,
其中所述超过击穿电压防止电路包括:
第一导电类型第一超过击穿电压防止晶体管,具有接收在所述高电源电压与所述参考电压之间的第一中间电压的栅极;
第二导电类型第二超过击穿电压防止晶体管,具有接收在所述高电源电压与所述参考电压之间的第二中间电压的栅极、并且被串联耦合到所述第一超过击穿电压防止晶体管;以及
第一导电类型第三超过击穿电压防止晶体管,在所述第一超过击穿电压防止晶体管和所述第二超过击穿电压防止晶体管与所述锁存电路之间,被串联耦合到所述第一超过击穿电压防止晶体管和所述第二超过击穿电压防止晶体管,并且
其中所述电平移位器还包括被耦合在耦合节点与所述第一电源节点之间的第一导电类型钳位晶体管,所述耦合节点在所述第三超过击穿电压防止晶体管与所述锁存电路之间。
2.根据权利要求1所述的半导体器件,
其中所述第二中间电压在所述高电源电压与所述第一中间电压之间。
3.根据权利要求2所述的半导体器件,
其中,第三中间电压被应用到所述第三超过击穿电压防止晶体管的栅极,并且
其中所述第三中间电压在所述第一中间电压与所述第二中间电压之间。
4.根据权利要求3所述的半导体器件,还包括:
用于生成所述第三中间电压的第一电压生成电路,
其中所述第一电压生成电路包括:
第三电源节点,所述第二中间电压被给予所述第三电源节点;
输出节点,用于输出所述第三中间电压;
第二导电类型第一晶体管,被耦合在所述第三电源节点与所述输出节点之间、并且具有接收所述第二中间电压的栅极;以及
第一导电类型第二晶体管,被耦合在所述输出节点与所述第二电源节点之间、并且具有接收所述第一中间电压的栅极。
5.根据权利要求4所述的半导体器件,
其中所述第一电压生成电路还包括:
第一开关,被并联耦合到所述输出节点与所述第二电源节点之间的所述第二晶体管,并且
其中,当所述第一开关被引入接通状态时,所述参考电压代替所述第三中间电压被供应到所述第三超过击穿电压防止晶体管的所述栅极。
6.根据权利要求2所述的半导体器件,
其中,第四中间电压被应用到所述第三超过击穿电压防止晶体管的栅极,并且
其中,所述第四中间电压在所述高电源电压与所述参考电压之间,并且当所述高电源电压增加时增加。
7.根据权利要求6所述的半导体器件,
其中所述第四中间电压通过将所述高电源电压分压来生成。
8.根据权利要求6所述的半导体器件,
其中所述第一超过击穿电压防止晶体管被耦合在所述第二超过击穿电压防止晶体管与所述第三超过击穿电压防止晶体管之间,
其中所述超过击穿电压防止电路还包括:
第一导电类型第四超过击穿电压防止晶体管,被并联耦合到所述第一超过击穿电压防止晶体管、并且具有接收第五中间电压的栅极,并且
其中所述第五中间电压在所述第四中间电压与所述参考电压之间,并且当所述高电源电压增加时增加。
9.根据权利要求8所述的半导体器件,
其中所述第五中间电压通过将所述高电源电压分压来生成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910122847.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种自适应线性化射频偏置模块及其使用电路
- 下一篇:半导体装置