[发明专利]半导体装置

说明书

提供了一种半导体装置。所述半导体装置包括第一杂质区、沟道图案、第二杂质区、栅极结构、第一接触图案、第二接触图案和间隔件。第一杂质区可形成在基底上。沟道图案可从基底的上表面突出。第二杂质区可形成在沟道图案上。栅极结构可形成在沟道图案的侧壁以及与沟道图案相邻的基底上，并且栅极结构可包括栅极绝缘图案和栅电极。第一接触图案可与第二杂质区的上表面接触。第二接触图案可与栅电极的表面接触。间隔件可形成在第一接触图案与第二接触图案之间。间隔件可围绕第二接触图案的侧壁的一部分，并且间隔件可与第一接触图案和第二接触图案中的每个接触图案的侧壁接触。

本申请要求于2018年6月7日在韩国知识产权局(KIPO)提交的第10-2018-0065260号韩国专利申请的优先权，所述韩国专利申请的内容通过引用全部包含于此。

技术领域

示例实施例涉及一种半导体装置。更具体地，示例实施例涉及包括垂直场效应晶体管(vFET)的半导体装置。

背景技术

近来，会需要包括vFET的高度集成的半导体装置。vFET可包括沟道图案、设置在沟道图案之上的上杂质区和设置在沟道图案下方的下杂质区以及围绕沟道图案的栅电极。另外，接触图案可分别形成在上杂质区和下杂质区以及栅电极上。

发明内容

示例实施例提供一种包括vFET的高度集成的半导体装置。

根据示例实施例，提供了一种半导体装置。所述半导体装置可包括：第一杂质区，位于基底上；沟道图案，从基底的上表面突出；第二杂质区，位于沟道图案上；栅极结构，位于沟道图案的侧壁以及与沟道图案相邻的基底上，栅极结构包括栅极绝缘图案和栅电极；第一接触图案，与第二杂质区的上表面接触；第二接触图案，与栅电极的表面接触；以及间隔件，位于第一接触图案与第二接触图案之间，其中，间隔件围绕第二接触图案的侧壁的至少一部分，并且间隔件与第一接触图案和第二接触图案中的每个接触图案的侧壁接触。

根据示例实施例，提供了一种半导体装置。所述半导体装置可包括：第一杂质区，位于基底上；多个沟道图案，从基底的上表面突出，每个沟道图案在第一方向上延伸并且布置在与第一方向垂直的第二方向上；第二杂质区，位于所述多个沟道图案中的每个沟道图案上；栅极结构，位于沟道图案的侧壁以及沟道图案之间的基底上，栅极结构包括栅极绝缘图案和栅电极；第一接触图案，与第二杂质区的上表面接触；第二接触图案，与栅电极的表面接触；以及间隔件，位于第一接触图案与第二接触图案之间，其中，间隔件围绕第二接触图案的侧壁的至少一部分，并且第一接触图案和第二接触图案被间隔件电隔离。

根据示例实施例，提供了一种半导体装置。所述半导体装置可包括：第一杂质区，位于基底上；多个沟道图案，从基底的上表面突出；第二杂质区，位于所述多个沟道图案中的每个上；栅极结构，位于沟道图案的侧壁以及沟道图案之间的基底上，栅极结构包括栅极绝缘图案和栅电极；第一接触图案，与第二杂质区的整个上表面接触，第一接触图案覆盖第二杂质区的上表面以及第二杂质区之间的部分；第二接触图案，与栅电极的表面接触；以及间隔件，围绕第二接触图案的侧壁的至少一部分，其中，间隔件覆盖第一接触图案的侧壁和第二杂质区的侧壁。

在根据示例实施例的半导体装置中，第一接触图案和第二接触图案可彼此相邻地设置并具有位于其间的间隔件。因此，可减小用于形成第一接触图案和第二接触图案的基底的水平面积。

附图说明

图1、图2和图3分别是示出根据示例实施例的半导体装置的剖视图、透视图和平面图；

图4和图5分别是示出根据示例实施例的半导体装置的平面图；

图6是示出根据示例实施例的半导体装置的剖视图；

图7至图19是示出根据示例实施例的制造半导体装置的方法的阶段的剖视图和平面图；

图20是示出根据示例实施例的半导体装置的剖视图；