[发明专利]半导体装置以及半导体测试设备

权利要求书

1.一种半导体装置，包括：

信号发生器，所述信号发生器被配置为接收n个具有m个信号电平的多电平信号，并将所述n个多电平信号转换成n*(m-1)个具有两个信号电平的单电平信号；以及

解码和时序偏斜调整电路，所述解码和时序偏斜调整电路被配置为接收所述单电平信号，对所述单电平信号执行预定义操作以产生输出信号，并使用所述单电平信号补偿所述n个多电平信号之间的时序偏斜，

其中，n和m是自然数，n>＝2并且m>＝3。

2.根据权利要求1所述的半导体装置，其中，所述信号发生器接收m-1个参考信号，并使用所述多电平信号和所述参考信号产生所述单电平信号。

3.根据权利要求2所述的半导体装置，其中，所述信号发生器包括将所述参考信号与所述多电平信号进行比较的多个比较器。

4.根据权利要求3所述的半导体装置，其中，所述比较器的数目为n*(m-1)。

5.根据权利要求1所述的半导体装置，其中，所述解码和时序偏斜调整电路包括：

解码电路，所述解码电路对所述单电平信号执行预定义操作，以产生并输出第一输出信号和第二输出信号，以及

时序偏斜调整电路，所述时序偏斜调整电路使用所述单电平信号来控制所述解码电路输出所述n个多电平信号之间的时序偏斜得到补偿的所述第一输出信号和所述第二输出信号。

6.根据权利要求5所述的半导体装置，其中，所述解码电路包括：

OR门电路，所述OR门电路对成对的所述单电平信号执行OR运算，以及

触发器电路，所述触发器电路接收所述OR门电路的输出，并以预定定时输出所述第一输出信号和所述第二输出信号，并且

其中，所述时序偏斜调整电路使用所述OR门电路的输出来控制所述触发器电路的输出定时。

7.根据权利要求6所述的半导体装置，其中，所述OR门电路的每个输出包括所述n个多电平信号中的两个多电平信号之间的差值。

8.根据权利要求6所述的半导体装置，其中，所述解码电路还包括使所述单电平信号延迟的延迟电路，并且

所述OR门电路对所述延迟电路的成对的输出执行OR运算。

9.根据权利要求6所述的半导体装置，其中，所述时序偏斜调整电路包括时钟和数据恢复电路，所述时钟和数据恢复电路从所述OR门电路的输出中提取时钟信号，并使用所提取的时钟信号控制所述触发器电路的输出定时。

10.根据权利要求1所述的半导体装置，其中，所述解码和时序偏斜调整电路包括：

解码电路，所述解码电路对所述单电平信号执行预定义操作，以产生并输出第一输出信号和第二输出信号，以及

时序偏斜调整电路，所述时序偏斜调整电路基于补偿所述n个多电平信号之间的时序偏斜的所述第一输出信号和所述第二输出信号来产生控制信号，并将所述控制信号提供给所述解码电路。

11.根据权利要求10所述的半导体装置，其中，所述解码电路包括：

缓冲电路，所述缓冲电路缓冲所述单电平信号，以及

解码器，所述解码器对缓冲的所述单电平信号执行预定义操作，以产生并输出所述第一输出信号和所述第二输出信号，

其中，所述时序偏斜调整电路将所述控制信号提供给所述缓冲电路。

12.根据权利要求11所述的半导体装置，其中，所述缓冲电路使用时钟信号对所述单电平信号进行采样，并将采样结果存储在寄存器中。

13.根据权利要求12所述的半导体装置，其中，所述缓冲电路接收所述控制信号并对存储在所述寄存器中的数据执行移位，以补偿所述n个多电平信号之间的时序偏斜。