[发明专利]双向可控硅静电放电保护结构及SOI结构

权利要求书

1.一种双向可控硅静电放电保护结构，其特征在于，包括P衬底，以及设置在所述P衬底中的第一N型掺杂区、P型掺杂区、第二N型掺杂区、第一P型重掺杂区、第一N型重掺杂区、第二N型重掺杂区、第三N型重掺杂区、第四N型重掺杂区、第二P型重掺杂区、第一引出电极、第二引出电极和栅氧化层；

在所述P衬底内从左到右依次设置有所述第一N型掺杂区、所述P型掺杂区和所述第二N型掺杂区；

在所述第一N型掺杂区内从左到右依次设置有所述第一P型重掺杂区、所述第一N型重掺杂区和所述第二N型重掺杂区，且，所述第二N型重掺杂区位于所述第一N型掺杂区和所述P型掺杂区的交界处；

在所述第二N型掺杂区内从左到右依次设置有所述第三N型重掺杂区、所述第四N型重掺杂区和所述第二P型重掺杂区，且，所述第三N型重掺杂区位于所述P型掺杂区和所述第二N型掺杂区的交界处；

所述栅氧化层覆盖在所述P型掺杂区的表面且位于所述第二N型重掺杂区和所述第三N型重掺杂区之间；

所述第一引出电极的一端分别与所述第一P型重掺杂区和所述第一N型重掺杂区连接，所述第二引出电极的一端分别与所述第四N型重掺杂区和所述第二P型重掺杂区连接；

其中，由所述第一P型重掺杂区、所述第一N型掺杂区、所述P型掺杂区、所述第二N型掺杂区和第四N型重掺杂区构成正向电流，由所述第二P型重掺杂区、所述第二N型掺杂区、所述P型掺杂区、所述第一N型掺杂区和所述第一N型重掺杂区构成反向电流，从而形成双向ESD。

2.如权利要求1所述的双向可控硅静电放电保护结构，其特征在于，所述栅氧化层的长度为0.18-2um。

3.如权利要求1所述的双向可控硅静电放电保护结构，其特征在于，所述P型掺杂区的宽度为2-6um，所述P型掺杂区的离子浓度为1e15-1e18cm^-3。

4.如权利要求1所述的双向可控硅静电放电保护结构，其特征在于，所述第一N型重掺杂区和所述第二N型重掺杂区的离子浓度为1e15-1e18cm^-3。

5.如权利要求1所述的双向可控硅静电放电保护结构，其特征在于，所述第一N型重掺杂区、所述第二N型重掺杂区、所述第三N型重掺杂区、所述第四N型重掺杂区、所述第一P型重掺杂区和所述第二P型重掺杂区的离子浓度为1e19-1e20cm^-3。

6.如权利要求1所述的双向可控硅静电放电保护结构，其特征在于，所述P衬底的厚度为300-500um。

7.一种SOI结构，其特征在于，包括氧化埋层、硅衬底、隔离区和如权利要求1-6中任一权利要求所述的双向可控硅静电放电保护结构；

所述氧化埋层设置在所述硅衬底上；

所述双向可控硅静电放电保护结构设置在所述氧化埋层上；

所述隔离区设置在所述氧化埋层上，且位于所述双向可控硅静电放电保护结构的两侧。

8.如权利要求7的所述SOI结构，其特征在于，所述氧化埋层的厚度为1-3um。

9.如权利要求7的所述SOI结构，其特征在于，所述隔离区为深槽隔离区。

10.如权利要求7的所述SOI结构，其特征在于，所述隔离区的厚度为1-3um。