[发明专利]一种存算一体芯片以及提高存算一体芯片良率的方法

说明书

本发明提供一种存算一体芯片以及提高存算一体芯片良率的方法，该存算一体芯片包括闪存处理阵列、地址重映射模块及其连接的地址信号缓冲模块、行地址译码器和列地址译码器；该闪存处理阵列包括：闪存单元阵列以及冗余闪存单元阵列；该地址重映射模块接收输入地址信号，并在输入地址中检测到坏元地址时进行地址重映射，产生重映射之后的地址信号并输至该行地址译码器和该列地址译码器，从而利用冗余闪存单元阵列的地址替换该坏元地址，即：通过设置冗余闪存单元阵列，利用冗余闪存单元阵列的地址替换坏元地址，进而在实际工作时，用冗余闪存单元所在行和所在列替换坏元所在行和所在列，使存算一体芯片正常工作，提高芯片良率。

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种存算一体芯片以及提高存算一体芯片良率的方法。

背景技术

闪存是一种非易失性存储器，其通过调控闪存晶体管的阈值电压来实现数据的存储。根据闪存晶体管和阵列结构的不同，闪存主要分为NOR-型闪存和NAND-型闪存。NAND-型闪存的读写以页和块为单位，其容量大、成本低，广泛应用于大规模独立式存储器；NOR-型闪存支持数据的随机存取，与NAND-型闪存相比，密度较低、容量较小、成本较高，主要应用于嵌入式存储器。

近年来，为了解决传统冯诺依曼计算体系结构瓶颈，存内计算(Computing-In-Memory,CIM)芯片架构得到人们的广泛关注，其基本思想是直接利用存储器进行逻辑计算，从而减少存储器与处理器之间的数据传输量以及传输距离，降低功耗的同时提高性能。

现有存算一体芯片一经定制，其电路结构即被固定下来。但是，在实际生产制造过程中，由于制造工艺的不完美性，可能会产生制造缺陷，即存算一体芯片中某个或某几个闪存单元是坏元。但是，由于存算一体芯片在执行“模拟向量-矩阵乘法运算”时，需要整个阵列同时参与运算，因此，当存在坏元时，存算一体芯片将不能正常工作，影响芯片良率。

发明内容

有鉴于此，本发明提供了一种存算一体芯片以及提高存算一体芯片良率的方法，通过设置冗余闪存单元阵列，利用冗余闪存单元阵列的地址替换坏元地址，进而在实际工作时，用一冗余闪存单元所在行和所在列替换坏元所在行和所在列，使存算一体芯片正常工作，提高芯片良率。

为了实现上述目的，本发明采用如下技术方案：

第一方面，提供一种存算一体芯片，包括：用于接收输入地址信号的地址信号缓冲模块、连接所述地址信号缓冲模块的地址重映射模块、连接所述地址重映射模块的行地址译码器和列地址译码器、以及连接所述行地址译码器和所述列地址译码器的闪存处理阵列，其中，

所述闪存处理阵列包括：闪存单元阵列以及冗余闪存单元阵列；

所述地址重映射模块接收输入地址信号，并在输入地址信号中检测到坏元地址时进行地址重映射，产生重映射之后的地址信号并输至该行地址译码器和该列地址译码器，从而利用冗余闪存单元阵列的地址替换所述坏元地址。

进一步地，该地址重映射模块包括：用于接收输入地址的地址输入端、连接所述地址输入端的地址重映射电路、连接所述地址重映射电路的坏元地址查找表以及多路选择器，其中，

所述多路选择器的输入端分别连接所述地址输入端用于接收原输入地址信号、所述地址重映射电路的地址信号输出端用于接收重映射后的地址信号、以及所述地址重映射电路的重映射使能输出端用于接收重映射使能信号。

进一步地，存算一体芯片还包括：控制器，该控制器连接所述地址信号缓冲模块、所述地址重映射模块、所述行地址译码器和所述列地址译码器。

进一步地，存算一体芯片还包括：编程电路，连接控制器、闪存单元阵列以及冗余闪存单元阵列，用于在该控制器的控制下调控闪存单元阵列中闪存单元以及冗余闪存单元阵列中冗余闪存单元的阈值电压。